



PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

제품설명

MAX6966/MAX6967 직렬 인터페이스 주변장치는 마이크로프로세서에 10개 I/O 포트를 7V로 제공한다.

각 포트는 다음과 같이 개별적으로 구성할 수 있다:

- 20mA 정전류 LED 드라이버 (스태틱 또는 PWM)
- 10mA 정전류 LED 드라이버 (스태틱 또는 PWM)
- 오픈 드레인 로직 출력
- 과전압 방지 슈미트 로직 입력

아날로그 및 스위칭 LED 휘도 제어 기능 내장:

- 각 출력의 개별 8비트 PWM 제어
- 각 출력의 개별 1비트 아날로그 제어 (절반/전부)
- 모든 LED 출력에 대한 전체 3비트 아날로그 제어

10개 포트 출력의 PWM 타이밍을 스테거 (stagger)시켜 위상을 45°씩 연속적으로 증가시킬 수 있다. 이로써 PWM 부하 전류를 시간적으로 8단계에 걸쳐 분산시켜 전원 전류를 고르게 하고 RMS 전류를 낮출 수 있다.

MAX6966/MAX6967이 \overline{CS} 입력에서 최소 3ms 펄스를 수신했을 때 셋다운으로부터 기동하도록 구성할 수 있다. 이러한 하드웨어 웨이크업 기능을 통해서 전력 관리 컨트롤러나 유사한 ASIC이 사전구성된 LED 휘도 설정으로 MAX6966/MAX6967을 인에이블시킬 수 있다.

4초 동안 대기하고, 1/16초~4초에 걸쳐 싱크 전류를 0으로 점점 작아지게 하고, 셋다운이 되도록 프로그래밍할 수 있다. 마찬가지로 셋다운에서 램프 업을 1/16초~4초로 프로그래밍할 수 있다.

MAX6966/MAX6967은 핫 인서션 (hot insertion)을 지원한다. 모든 포트 핀에 8V까지 가하면 파워 다운 ($V+ = 0V$)에서 하이 임피던스를 유지한다.

DOUT/OSC 핀을 직렬 인터페이스 데이터 출력이나 PWM 클럭 입력으로 구성할 수 있다. MAX6966은 파워 업 시 디폴트 구성이 DOUT 출력이다. MAX6967은 OSC 입력이다. 정전류 제어 기능이 없는 유사한 부품에 관해서는 MAX7317 데이터 시트를 참조한다.

애플리케이션

- | | |
|-----------|--------------|
| LCD 백라이트 | RGB LED 드라이버 |
| 키패드 백라이트 | 휴대기기 |
| LED 상태 표시 | 휴대전화 |

제품특징

- ◆ 고속 26MHz SPI™/QSPI™/MICROWIRE™ 호환 직렬 인터페이스
- ◆ 동작 전압 : 2.25V~3.6V
- ◆ 파워 업 시 I/O 포트의 디폴트 구성은 하이-Z (LED 오프)
- ◆ I/O 포트 입력이 7V까지 과전압 방지
- ◆ I/O 포트 출력은 7V 오픈 드레인
- ◆ I/O 포트 출력은 10mA 또는 20mA 정전류 스태틱/PWM LED 드라이버 또는 오픈 드레인 로직 출력
- ◆ I/O 포트가 핫 인서션 지원
- ◆ 각 LED 당 개별 8비트 PWM 휘도 제어 기능
- ◆ 각 출력의 PWM 제어를 이용 또는 이용하지 않을 수 있음
- ◆ 간단한 \overline{CS} 펄스로 셋다운 종료 (전원 오프 없이 바로 시작 가능: 웹 스타트)
- ◆ 셋다운으로 자동 램프 다운 (Ramp-Down)
- ◆ 셋다운으로부터 자동 램프 업 (Ramp-Up) 출력
- ◆ 셋다운 전류 : 0.8 μ A (일반), 2 μ A (최대)
- ◆ 초소형, 3mm x 3mm x 0.8mm (두께) TQFN 패키지
- ◆ 온도 범위 : -40°C~+125°C

주문 정보

PART	TEMP RANGE	PIN-PACKAGE	TOP MARK	PKG CODE
MAX6966ATE	-40°C to +125°C	16 Thin QFN 3mm x 3mm x 0.8mm	ACF	T1633-4
MAX6966AEE	-40°C to +125°C	16 QSOP	—	—
MAX6967ATE	-40°C to +125°C	16 Thin QFN 3mm x 3mm x 0.8mm	ACG	T1633-4
MAX6967AEE	-40°C to +125°C	16 QSOP	—	—

SPI와 QSPI는 Motorola, Inc.의 상표이다.

MICROWIRE는 National Semiconductor Corp.의 상표이다.



PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

ABSOLUTE MAXIMUM RATINGS

Voltage (with respect to GND)	
V+	-0.3V to +4V
SCLK, DIN, CS, DOUT/OSC	-0.3V to (V+ + 0.3V)
P_	-0.3V to +8V
DC Current into P_	24mA
DC Current into DOUT/OSC	10mA
Total GND Current	280mA

Continuous Power Dissipation	
16-Pin QSOP (derate 8.3mW/°C over T _A = +70°C) ...	667mW
16-Pin QFN (derate 14.7mW/°C over T _A = +70°C) ...	1176mW
Operating Temperature Range (T _{MIN} to T _{MAX})	-40°C to +125°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(Typical Operating Circuit, V+ = 2.25V to 3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V+ = 3.3V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage	V+		2.25		3.60	V
Output Load External Supply Voltage P0–P9	V _{EXT}				7	V
Standby Current (Interface Idle, CS Run Disabled, PWM Disabled, All Ports High Impedance)	I _{STBY}	$\overline{\text{CS}}$ at V+; other digital inputs at V+ or GND	T _A = +25°C	0.7	1.5	μA
			T _A = T _{MIN} to +85°C		1.7	
			T _A = T _{MIN} to T _{MAX}		1.9	
Supply-Current Interface Only (CS Run Enabled, PWM Disabled, All Ports High Impedance)	I ₊	f _{SCLK} = 26MHz, other digital inputs at V+ or GND; DOUT unloaded	T _A = +25°C	390	620	μA
				T _A = T _{MIN} to +85°C	680	
				T _A = T _{MIN} to T _{MAX}	730	
Delta Supply Current per 10mA Port (Interface Idle, Global Current Register Set to 0x07, One Port's Output Register Set to 0x02 and Its Output Current Register Bit Cleared; All Other Ports' Output Registers Set to 0x00, 0x01, or 0xFF)	ΔI ₊₁₀	Digital inputs at V+ or GND	T _A = +25°C	1.58	1.8	mA
				T _A = T _{MIN} to +85°C	1.9	
				T _A = T _{MIN} to T _{MAX}	2	
Delta Supply Current per 20mA Port (Interface Idle, Global Current Register Set to 0x07, One Port's Output Register Set to 0x02 and Its Output Current Register Bit Set; All Other Ports' Output Registers Set to 0x00, 0x01, or 0xFF)	ΔI ₊₂₀	Digital inputs at V+ or GND	T _A = +25°C	3.2	3.6	mA
				T _A = T _{MIN} to +85°C	3.8	
				T _A = T _{MIN} to T _{MAX}	4.0	

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

ELECTRICAL CHARACTERISTICS (continued)

(Typical Operating Circuit, $V_+ = 2.25V$ to $3.6V$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $V_+ = 3.3V$, $T_A = +25^\circ C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS		
Input High Voltage (P0–P9, DIN, SCLK, \overline{CS} , OSC)	V_{IH}	P0–P9: output register set to 0x01	0.7 x V_+			V		
Input Low Voltage (P0–P9, DIN, SCLK, \overline{CS} , OSC)	V_{IL}	P0–P9: output register set to 0x01			0.3 x V_+	V		
Input Leakage Current (P0–P9, DIN, SCLK, \overline{CS} , OSC)	I_{IH}, I_{IL}		-0.2		+0.2	μA		
Input Capacitance (P0–P9, DIN, SCLK, \overline{CS} , OSC)		(Note 2)		10		pF		
Port Nominal Sink Constant Current (P0–P9) (Global Current Register Set to 0x07)	I_{OUT}	Output register set to 0x02, $V_+ = 3.3V$, $V_{EXT} - V_{LED} = 1V$ to $2.5V$ (Note 3)	$T_A = +25^\circ C$		19.3	20	21.1	mA
			$T_A = T_{MIN}$ to $+85^\circ C$		9.5	10	10.7	
					18.8		21.8	
					9.1		11.0	
Port Logic Output Low Voltage (P0–P9)	$V_{OLP_}$	Output register set to 0x00, $I_{SINK} = 0.5mA$			0.4	V		
Port Logic Output Low Short-Circuit Current (P0–P9)		Output register set to 0x00, $V_{OLP_} = 5V$		10.8	20	mA		
Port Slew Time		From 20% current to 80% current		2		μs		
Port Sink Constant-Current Matching	ΔI_{OUT}	$T_A = +25^\circ C$, $V_+ = 3.3V$, $V_{EXT} - V_{LED} = 1.4V$, $I_{OUT} = 20mA$		± 1.5	± 4	%		
		$T_A = +25^\circ C$, $V_+ = 3.3V$, $V_{EXT} - V_{LED} = 1.4V$, $I_{OUT} = 10mA$		± 2	± 5			
Output High Voltage (DOUT)	V_{OHDOUT}	$I_{SOURCE} = 6mA$	$V_+ - 0.3V$			V		
Output Low Voltage (DOUT)	V_{OLDOUT}	$I_{SINK} = 6mA$			0.3	V		

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

TIMING CHARACTERISTICS

(Typical Operating Circuit, $V_+ = 2.25V$ to $3.6V$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $V_+ = 3.3V$, $T_A = +25^\circ C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Internal PWM Clock Frequency	f_{INT}		27000		45000	Hz
External PWM Clock Frequency	f_{OSC}				100	kHz
SCLK Clock Period	t_{CP}		38.4			ns
SCLK Pulse Width High	t_{CH}		19			ns
SCLK Pulse Width Low	t_{CL}		19			ns
\overline{CS} Fall to SCLK Rise Setup Time	t_{CSS}		9.5			ns
SCLK Rise to \overline{CS} Rise Hold Time	t_{CSH}		0			ns
DIN Setup Time	t_{DS}		9.5			ns
DIN Hold Time	t_{DH}		0			ns
Output Data Propagation Delay	t_{DO}				21	ns
DOUT Output Rise and Fall Times	t_{FT}	$C_{LOAD} = 20pF$			10	ns
Minimum \overline{CS} Pulse High	t_{CSW}		38.4			ns
\overline{CS} Pulse Low to Not Activate CS Run	t_{CSRUN}	CS run enabled			640	μs
\overline{CS} Pulse Width to Activate CS Run	t_{CSRUN}	CS run enabled	3			ms

Note 1: All parameters tested at $T_A = +25^\circ C$. Specifications over temperature are guaranteed by design.

Note 2: Guaranteed by design.

Note 3: Port current is factory trimmed to meet a median sink current of 20mA and 10mA over all 10 ports. The ΔI_{OUT} specification guarantees current matching between ports.


PWM 회도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

일반적인 동작 특성


($T_A = +25^\circ\text{C}$, unless otherwise noted.)

MAX6966/MAX6967


**STANDBY CURRENT (I_{STBY1})
vs. TEMPERATURE**




**SUPPLY CURRENT (I_+)
vs. TEMPERATURE**




**OUTPUT SINKING CURRENT
vs. $V_{\text{EXT}} - V_{\text{LED}}$ AT 10mA**




**OUTPUT SINKING CURRENT
vs. $V_{\text{EXT}} - V_{\text{LED}}$ AT 20mA**




**INTERNAL OSCILLATOR FREQUENCY
vs. TEMPERATURE**



SAMPLE PWM WAVEFORMS



**STAGGER PWM PORT WAVEFORMS
(OUTPUT REGISTERS SET TO $0x80$)**



PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

핀 설명

핀		명칭	기능
QSOP	TQFN		
1	15	SCLK	직렬 클럭 입력. SCLK가 상승 에지 시 데이터가 내부 쉬프트 레지스터로 이동한다. SCLK가 하강 에지 시 데이터가 DOUT으로 클럭 아웃된다. \overline{CS} 가 로우일 때만 SCLK가 활성화된다.
2	16	\overline{CS}	칩 선택 입력. \overline{CS} 가 로우일 때 직렬 데이터가 쉬프트 레지스터로 로드된다. \overline{CS} 가 상승 에지일 때 가장 최근의 16비트 데이터가 래치된다.
3-7, 9-13	1-5, 7-11	P0-P9	I/O 포트. P0~P9을 최대 20mA의 오픈 드레인 전류 싱크 출력, CMOS 로직 입력 또는 오픈 드레인 로직 출력으로 구성할 수 있다. 부하는 7V 미만의 전원 전압에 연결해야 한다.
8	6	GND	접지
14	12	DOUT/OSC	직렬 데이터 출력. DIN의 데이터는 15.5 클럭 사이클 후에 DOUT에서 유효하다. 이 핀을 이용해 다수 디바이스의 데이터 체인이나 데이터 리드백이 가능하다. 출력은 푸시 풀이다. OSC 입력. 대체 PWM 클럭 소스로 최대 100kHz의 구형파 CMOS 클럭을 인가한다. MAX6966은 파워 업 시 DOUT/OSC 디플트 구성이 DOUT 출력이다. MAX6967은 파워 업 시 DOUT/OSC 디플트 구성이 OSC 입력이다.
15	13	DIN	직렬 데이터 입력. SCLK 상승 에지 시 DIN의 데이터가 내부 16비트 쉬프트 레지스터로 로드된다.
16	14	V+	(+) 전원 전압. 0.1 μ F 세라믹 커패시터를 이용해서 V+를 GND로 바이패스한다.
—	PAD	노출 패드	패키지 하단면의 노출 패드. GND에 연결한다.

퀵 스타트 가이드

파워 업 시 MAX6966/MAX6967의 구성에 대해 설명한다.

소프트웨어 엔지니어는 이 설명을 소자 초기화 루틴에 관한 가이드로 이용할 수 있다. 하드웨어 엔지니어는 소자 기능 및 조정에 대해 이해할 수 있다.

- 파워 업 전:** 모든 10개 I/O 포트 P0~P9들은 하이 임피던스이다. 이들 포트를 최대 +7V 입력에 연결하거나 최대 +7V의 독립적 레일에 부하로 연결할 수 있다. SPI 버스 입력 (SCLK, \overline{CS} , DIN)은 과전압 방지가 되어 있지 않기 때문에 V+보다 높은 전압으로 구동하지 않아야 한다.
- 파워 업 후:** 모든 10개 I/O 포트 P0~P9들은 하이 임피던스를 유지한다. 최대 +7V 입력에 연결하거나 V+ 또는 최대 +7V의 독립적 레일에 부하로 연결할 수 있다. 이들 포트가 하이 임피던스더라도 로직 입력으로 구성할 수 없다. 디바이스가 켜진 모드이면 I/O 포트 연결에 관계 없이 최소의 소비 전류로 동작한다.
- DOUT/OSC 핀을 SPI 데이터 출력으로 이용할 지 PWM 클럭 입력으로 이용할 지를 결정한다.** 이에 따라서 MAX6966 또는 MAX6967을 선택한다. 어떤 포트를 로직 입력으로

이용하거나 read-after-write 검증이 필요한 애플리케이션이면 DOUT/OSC를 DOUT으로 구성한다. MAX6966과 MAX6967 모두 DOUT/OSC를 DOUT 출력이나 OSC 클럭 입력으로 구성할 수 있다. 다만 파워 업 디플트 구성이 다르다.

- 10개 I/O 포트에 포트 기능을 할당한다.** 모든 포트가 동일하게 동작하므로 소프트웨어와 보드 배선이 용이하도록 포트를 할당한다. 모든 포트는 정전류 LED 드라이버 (스태틱 또는 PWM), 오픈 드레인 로직 출력 또는 로직 입력으로 구성할 수 있다. 10개 미만의 포트를 정전류 드라이버로 사용하고 싶다면 최소 부하 소비 전류 변조에 대해 PWM 위상 최적화 방법이 자세히 기록된 *애플리케이션 정보*를 참조한다.
- LED 휘도 제어 구현 방법을 결정한다.** MAX6966/MAX6967은 다음과 같은 제어가 가능하다.
 - 각 정전류 출력의 개별 8비트 PWM 제어
 - 각 정전류 출력의 개별 1비트 아날로그 제어 (절반 전부)
 - 모든 정전류 출력에 대한 전체 3비트 아날로그 제어

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

세부설명

LED 휘도 제어는 전류 제어 분해능 깊이, 잡음 제약, 소프트웨어 복잡도에 의해 결정된다.

- 각 LED에 개별 휘도 설정이 필요한 고분해능 LED의 경우에는 8비트 PWM 제어와 1비트 아날로그 제어를 결합해서 9비트의 개별 LED 휘도 제어를 이용할 수 있다.
 - 모든 LED가 동일한 휘도 설정을 이용하는 절대 최대 LED 분해능의 경우에는 8비트 PWM 제어와 1비트 아날로그 제어 및 전체 3비트 아날로그 제어를 결합해서 12비트 LED 휘도 제어를 이용할 수 있다.
 - PWM을 이용할 수 없는 저잡음 애플리케이션의 경우에는 1비트 개별 아날로그 제어를 이용할 수 있다. 모든 LED가 동일한 휘도 설정을 이용할 때는 1비트 아날로그 제어와 전체 3비트 아날로그 제어를 결합해서 4비트 스테틱 LED 휘도 제어를 이용할 수 있다.
 - 10mA/20mA의 표준 절반/전부 정전류 설정을 이용할 수 없을 때는 전체 3비트 아날로그 제어를 이용해서 모든 정전류 출력의 전류를 낮출 수 있다.
- 6) **PCB 레이아웃을 고려한다.** PWM 애플리케이션에서 MAX6966/MAX6967이 전류를 스위칭하므로 전도 잡음을 최소화하기 위해서 MAX6966/MAX6967과 부하 전원을 신중하게 분리시켜야 한다. 또한 직렬 인터페이스가 고속이므로 트랙이 길 때는 간단한 오버슈트 댐핑 터미네이션 (overshoot-damping termination)이 필요할 수 있다.

MAX6966/MAX6967은 P0~P9의 10개 I/O 포트를 제공하는 범용 입출력 (GPIO) 주변장치로서 고속 SPI 호환 직렬 인터페이스를 통해 제어된다. 10개 I/O 포트를 로직 입력, 오픈 드레인 로직 출력 또는 정전류 싱크로 다양하게 조합해서 이용할 수 있다. 이들 포트가 로직 입력, 로직 출력, 정전류 싱크에 관계 없이 MAX6966이나 MAX6967 전원 전압과 별도로 7V를 견딜 수 있다.

정전류 출력으로 구성된 포트는 10mA 또는 20mA의 정전류를 싱크하도록 설정할 수 있다. 스테틱 포트 전류는 평균 전류를 낮추기 위해 3/256에서 254/256까지의 듀티 사이클 기능이 있는 PWM이거나 스테틱 상태를 유지할 수 있다.

오픈 드레인 로직 출력으로 구성된 포트는 싱크 기능이 비교적 취약하나 일반적인 로직 레벨 출력에는 적정하다. 오픈 드레인 로직 출력은 로직 하이 기준전압을 제공하기 위해 해당 (+) 전원에 대해 외부 풀업 저항을 필요로 한다. 구동이 약하므로 단락 회로 전류가 낮아서 로직 출력으로 구성된 포트로부터 부적절한 LED 구동이 LED를 손상시키지 않는다.

MAX6966/MAX6967은 모든 10개 출력이 동시에 각각의 최대 20mA 부하를 구동하도록 설계되었다. 포트 구성 옵션은 표 1과 같다.

표 1. 포트 구성 옵션

PORT TYPE	OUTPUT REGISTER CODE	BEHAVIOR OUT OF SHUTDOWN (CONFIGURATION REGISTER BIT D0 = 1)	BEHAVIOR IN SHUTDOWN (CONFIGURATION REGISTER BIT D0 = 0)	APPLICATION NOTES
Low-logic output	0x00	Logic-low output, not constant current		Lowest supply current unaffected by shutdown
High-logic output	0x01	Logic-high output with external pullup resistor; otherwise, high impedance		
Logic input		CMOS logic input		
Constant-current static sink output	0x02	Static constant-current sink output	High impedance	Full constant-current drive with no PWM noise
Constant-current PWM output	0x03–0xFE	PWM constant-current sink output		Adjustable constant current
LED off	0xFF	Logic-high output with external pullup resistor; otherwise, high impedance		LED off

PWM 회도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더




그림 1. I/O 포트의 개략도

그림 1은 MAX6966/MAX6967의 I/O 포트 구조이다. I/O 포트 P0~P9은 파워 업 시 디폴트 구성이 하이 임피던스이므로 여기에 연결된 LED나 기타 포트 부하가 전류를 소비하지 않으며 입력으로 이용되는 포트가 소스 신호를 로드하지 않는다.

대기 모드 및 동작 전류

모든 포트가 로직 입력 또는 출력 (모든 출력 레지스터를 0x00 또는 0x01로 설정) 또는 LED 오프 (출력 레지스터를 0xFF로 설정)로 구성되면 MAX6966/MAX6967이 최소한의 전원 전류로 동작하는데 이를 대기 모드라고 한다.

PWM 회도 제어를 이용하면 (하나 이상의 출력 레지스터를 0x03~0xFE 사이의 값으로 설정) 내부 PWM 회로가 작동하므로 동작 전류가 증가한다.

또한 포트에 부하가 인가되지 않더라도 정전류 출력으로 설정된 포트 (출력 레지스터를 0x02~0xFE 사이의 값으로 설정)가 액티브 로우일 때마다 동작 전류가 증가한다. 이는 이 포트 출력이 정확한 정전류 싱크를 제공하기 위해 내부 전류 미러 (mirror)가 작동하기 때문이다. 각 출력에 게이트 미러가 이용되며 각 미러가 필요할 때만 작동된다. PWM을 이용하면 출력 온 타임에만 전류 미러가 작동된다. 그러므로 동작 전류가 PWM 회도 제어뿐만 아니라 정전류 출력이 직렬 인터페이스를 통해 턴 온되고 턴 오프되는 것에 따라서 변동된다.

셋다운 모드

셋다운 모드이면 정전류 출력 (출력 레지스터를 0x02~0xFE 값으로 설정)으로 설정된 모든 포트가 오프가 되고 이들 출력이 레지스터를 0xFF로 설정할 때와 마찬가지로 하이 임피던스가 된다. 로직 입력 또는 출력 (출력 레지스터를 0x00 또는 0x01로 설정)으로 설정된 포트는 영향을 받지 않는다 (표 1). 이것은 GPIO로 사용되는 어떤 포트도 포트 입력을 읽을 수 있고 직렬 인터페이스를 통해 출력 포트를 바꿀 수 있다는 것을 의미한다. 그러므로 MAX6966/MAX6967을 로직 입력, 로직 출력, PWM LED 드라이버의 조합으로 이용할 수 있으며 셋다운 시 LED 드라이버만 자동으로 턴 오프된다.

MAX6966/MAX6967은 구성 레지스터의 동작 비트 (비트 D0)를 소거해서 셋다운 모드가 된다 (표 4). 직렬 인터페이스를 통해 동작 비트를 설정하거나 뒤에서 설명하는 CS 동작 옵션을 이용해서 셋다운을 종료할 수 있다. 셋다운 모드 시 직렬 인터페이스를 통해 MAX6966/MAX6967을 정상적으로 구성하고 제어할 수 있다. 셋다운 모드 시 모든 레지스터를 액세스할 수 있으며 셋다운 모드에 의해서 레지스터가 변경되지 않는다. 셋다운 모드가 종료되면 그 시점에 정전류 출력으로 구성된 포트가 현재 PWM 값으로 즉시 시작된다.

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

셋다운 시 어떤 포트가 스택 로직로우 (0x00) 또는 스택 로직 하이 (0x01)에서 정전류 값 (0x02-0xFE)으로 변경되면 셋다운일 때 정지되는 다른 정전류 출력과 마찬가지로 이 출력이 자동으로 턴 오프된다 (로직 하이 또는 하이 임피던스). 셋다운 모드가 종료되면 다른 정전류 출력과 마찬가지로 새로운 정전류 출력이 시작된다.

셋다운 시 포트가 정전류 값 (0x02-0xFE)에서 스택 로직로우 (0x00) 또는 스택 로직 하이 (0x01)로 변경되면 이 출력이 GPIO 출력으로서 즉시 그 값으로 설정된다. 셋다운 모드가 종료되면 새로운 GPIO 출력이 다른 GPIO 출력과 마찬가지로 영향을 받지 않는다.

CS 동작 옵션

직렬 인터페이스를 통해 구성 레지스터를 작성하는 정상적인 방법의 대안으로서 \overline{CS} 입력에서의 비교적 긴 펄스가 드라이버를 셋다운으로부터 기동하도록 MAX6966/MAX6967을 구성할 수 있다. CS 동작 옵션을 인에이블시키면 \overline{CS} 에서의 최소한의 펄스가 구성 레지스터의 동작 비트를 설정해서 드라이버를 셋다운으로부터 기동시키고 사전구성된 램프업을 작동시킨다. 정상적인 16비트 데이터 전송 동안에 정상적인 액티브로우 \overline{CS} 펄스를 CS 동작 명령으로 잘못 인식하지 않도록 하기 위해서는 SPI 인터페이스가 최소의 데이터 속도로 작동되어야 한다.

CS 동작 타이밍은 PWM 클록을 이용하는데, 이 클록으로는 32kHz 발진기 또는 이중용도 DOUT/OSC 핀으로 사용자가 제공한 클록 중에 하나를 사용한다. (PWM 클록 구성에 관해서는 PWM 클록 참조).

\overline{CS} 에서 CS 동작을 트리거하고 드라이버를 셋다운으로부터 기동하기 위한 최소의 펄스는 256~257 주기 PWM 클록이다. 내부 발진기에 있어서 이 시간은 $257 / 27000 = 9.52\text{ms}$ 이다. 외부 PWM 클록에 있어서는 이 시간은 $257 / \text{OSC}$ 로서, OSC를 허용가능한 최대 100kHz 주파수로 설정했을 때 가능한 가장 짧은 시간이 2.57ms이다.

CS 동작을 트리거하지 않도록 (인에이블 되었을 때) 하기 위한 최대의 \overline{CS} 펄스는 255 주기 PWM 클록이다. 내부 발진기에 있어서 이 시간은 $255 / 45000 = 5.66\text{ms}$ 이다. 직렬 인터페이스에서의 전송이 \overline{CS} 로우의 16클록으로 구성되므로 CS 동작을 트리거하지 않는 최소의 SCLK 주파수가 2.83kHz이다. 외부 PWM 클록의 경우에는 이 시간이 $255 / \text{OSC}$ 이며 OSC를 허용가능한 최대 주파수 100kHz로 설정했을 때 가능한 가장 짧은 시간이 2.55ms이다.

SPI 직렬 인터페이스 회로는 CS 동작 회로에 대해 독립적이다. CS 동작 회로가 SCLK 및 DIN의 동작을 무시한다. 그러므로 MAX6966/MAX6967에 대한 저속 SPI 전송을 유효 데이터 전송 (읽기 또는 쓰기) 및 셋다운 종료 수단으로 이용할 수 있다. 데이터 전송이 처리되기에 앞서서 CS 동작 실행 (예: 구성 레지스터의 동작 비트 설정)이 발생한다. 그러므로 동작 비트를 소거하는 구성 레지스터에 대해 쓰기 명령을 포함하는 저속 전송이 이루어진다. 동작 비트를 설정하는 CS 동작 실행 후에 내부적으로 쓰기 명령이 구현되기 때문이다.

대다수 애플리케이션에서 "저속 전송" 컷 오프 데이터 속도가 SPI 인터페이스 속도보다 낮다. 그렇지 않은 경우에는 CS 동작 옵션을 이용할 수 있다. CS 동작 옵션을 인에이블시켜서 MAX6966/MAX6967이 셋다운되었다고 하자. 애플리케이션이 MAX6966/MAX6967을 이용해서 일부 포트를 로직 입력 또는 출력으로 구성했고 이들 포트를 셋다운 시 액세스할 수 있어야 한다. SPI 인터페이스 속도가 저속이므로 어떠한 전송이든 MAX6966/MAX6967을 셋다운으로부터 기동시킬 수 있다. 그렇다면 셋다운 시 I/O 포트는 어떻게 액세스할 것인가? 이를 위해서는, 구성 레지스터에 CS 동작을 중지시키고 (비트 D1 = 0) 첫 명령으로 셋다운 (비트 D0 = 0)을 야기한다. 그러면 MAX6966/MAX6967이 셋다운 시 다른 모든 레지스터를 액세스할 수 있다. 최종적으로 구성 레지스터를 작성해서 CS 동작 (비트 D1 = 1)을 다시 인에이블시키고 셋다운 (비트 D0 = 0)으로 전환해서 원래의 상태를 재저장한다.

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

레지스터 구조

MAX6966/MAX6967 이 0x00-0x09 및 0x10-0x15 주소의 16개 내부 레지스터를 포함한다. 이들 레지스터가 주변장치를 구성하고 제어한다 (표 2). 2개 주소 0x0E와 0x0F는 데이터를 저장하지 않고 읽은 포트 입력 상태를 리턴한다.

4개 가상 주소 (0x0A-0x0D)는 하나 이상의 레지스터에 동일한 값을 쓸 수 있으므로 소프트웨어를 간략화할 수 있다. 무동작 (no-op) 주소 0x20은 읽거나 써도 동작을 일으키지 않으며 다중의 직렬연결 디바이스 중에서 하나의 MAX6966/MAX6967을 액세스할 때 공 (dummy) 레지스터로 이용된다.

표 2. 레지스터 주소 맵

REGISTER	COMMAND ADDRESS								HEX CODE
	D15	D14	D13	D12	D11	D10	D9	D8	
Port P0 output level or PWM	R/W	0	0	0	0	0	0	0	0x00
Port P1 output level or PWM	R/W	0	0	0	0	0	0	1	0x01
Port P2 output level or PWM	R/W	0	0	0	0	0	1	0	0x02
Port P3 output level or PWM	R/W	0	0	0	0	0	1	1	0x03
Port P4 output level or PWM	R/W	0	0	0	0	1	0	0	0x04
Port P5 output level or PWM	R/W	0	0	0	0	1	0	1	0x05
Port P6 output level or PWM	R/W	0	0	0	0	1	1	0	0x06
Port P7 output level or PWM	R/W	0	0	0	0	1	1	1	0x07
Port P8 output level or PWM	R/W	0	0	0	1	0	0	0	0x08
Port P9 output level or PWM	R/W	0	0	0	1	0	0	1	0x09
Write ports P0 through P9 with same output level or PWM	0	0	0	0	1	0	1	0	0x0A
Read port P0 output level or PWM	1								
Write ports P0 through P3 with same output level or PWM	0	0	0	0	1	0	1	1	0x0B
Read port P0 output level or PWM	1								
Write ports P4 through P7 with same output level or PWM	0	0	0	0	1	1	0	0	0x0C
Read port P4 output level or PWM	1								
Write ports P8 or P9 with same output level or PWM	0	0	0	0	1	1	0	1	0x0D
Read port P8 output level or PWM	1								
Read ports P7 through P0 inputs	1	0	0	0	1	1	1	0	0x0E
Read ports P9 and P8 inputs	1	0	0	0	1	1	1	1	0x0F
Configuration	R/W	0	0	1	0	0	0	0	0x10
Ramp-down	R/W	0	0	1	0	0	0	1	0x11
Ramp-up	R/W	0	0	1	0	0	1	0	0x12
Output current ISET70	R/W	0	0	1	0	0	1	1	0x13
Output current ISET98	R/W	0	0	1	0	1	0	0	0x14
Global current	R/W	0	0	1	0	1	0	1	0x15
No-op	R/W	0	1	0	0	0	0	0	0x20
Factory reserved; do not write to this register	R/W	1	1	1	1	1	0	1	0x7D

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

초기 파워 업

파워 업이 이루어지면 모든 제어 레지스터가 리셋된다 (표 3). 파워 업 상태이면 I/O 포트 P0~P9이 하이 임피던스가 되고 디바이스가 셧다운 모드가 된다. 그러므로 어떤 LED 부하도 턴 오프되고 MAX6966/MAX6967이 가장 낮은 전력 조건으로 실행된다.

로직이 자동으로 정지되고 MAX6966/MAX6967 동작 전류가 최저가 된다. 정밀 또는 동기 PWM 주파수 소스를 이용하고자 할 때는 내부 32kHz 발진기를 최대 100kHz의 사용자 클럭으로 교체할 수 있다. 이중용도 DOUT/OSC 핀으로 클럭이 제공되고, 이 핀이 구성 레지스터의 OSC 비트를 이용해서 포트 출력 및 클럭 입력으로 스위치된다 (표 4).

PWM 클럭

내부 32kHz 발진기가 PWM 타이밍을 생성한다. 모든 출력 포트가 일정한 값으로 설정되었으면 내부 발진기 및 PWM

표 3. 초기 파워 업 레지스터 상태

REGISTER	POWER-UP CONDITION	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
Port P0 output level or PWM	Port 0 high impedance	0x00	1	1	1	1	1	1	1	1
Port P1 output level or PWM	Port 1 high impedance	0x01	1	1	1	1	1	1	1	1
Port P2 output level or PWM	Port 2 high impedance	0x02	1	1	1	1	1	1	1	1
Port P3 output level or PWM	Port 3 high impedance	0x03	1	1	1	1	1	1	1	1
Port P4 output level or PWM	Port 4 high impedance	0x04	1	1	1	1	1	1	1	1
Port P5 output level or PWM	Port 5 high impedance	0x05	1	1	1	1	1	1	1	1
Port P6 output level or PWM	Port 6 high impedance	0x06	1	1	1	1	1	1	1	1
Port P7 output level or PWM	Port 7 high impedance	0x07	1	1	1	1	1	1	1	1
Port P8 output level or PWM	Port 8 high impedance	0x08	1	1	1	1	1	1	1	1
Port P9 output level or PWM	Port 9 high impedance	0x09	1	1	1	1	1	1	1	1
Configuration (MAX6966 only)	Shutdown mode, CS run disabled, DOUT/OSC is DOUT output	0x10	0	0	0	0	0	0	0	0
Configuration (MAX6967 only)	Shutdown mode, CS run disabled, DOUT/OSC is OSC input		1							
Ramp-down	Fade disabled	0x11	0	0	0	0	0	0	0	0
Ramp-up	—	0x12	0	0	0	0	0	0	0	0
Output current ISET70	I _{PEAK} = 10mA for ports P7~P0	0x13	0	0	0	0	0	0	0	0
Output current ISET98	I _{PEAK} = 10mA for ports P9, P8	0x14	0	0	0	0	0	0	0	0
Global current	Full current	0x15	0	0	0	0	0	0	1	1

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

PWM 타이밍 및 위상

PWM 주기는 공칭 32kHz PWM 클럭의 256 사이클로 이루어진다 (그림 2). 포트들을 3/256에서 254/256까지의 PWM 듀티 사이클로 개별적으로 설정할 수 있다.

PWM 타이밍을 구성 레지스터의 스테거 비트를 설정해서 두 가지 방법으로 구성할 수 있다 (표 4). 스테거 (stagger) 비트를 소거하면 PWM 스위치를 이용하는 모든 출력이 동시에 그림 2의 타이밍을 이용한다. 그러므로 모든 출력이 거의 동시에 동일한 PWM 설정의 부하 전류를 소비한다.

예를 들어 모든 출력을 128/256 듀티 사이클로 설정하면 전류 소비가 절반의 시간 동안은 0 (모든 부하가 오프)이 되고 나머지 절반의 시간엔 최대 (모든 부하가 온)가 된다.

스테거 비트를 설정하면 10개 포트 출력의 PWM 타이밍이 256카운트 PWM 주기의 32카운트 (예: 1/8)로 스테거되어서 포트 출력 스위칭 지점을 PWM 주기에 걸쳐서 분산시킨다 (그림 3). 스테거링이 전원장치의 di/dt 출력 스위칭 과도응답을 낮추고 따라서 피크/평균 전류 요구량을 감소시킨다.




그림 2. 스테터 및 PWM 정전류 파형




그림 3. 스테거된 PWM 파형

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

표 4. 구성 레지스터

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
CONFIGURATION		0x10	DOUT /OSC	X	PWM stagger	Hold-off status	Fade-off status	Ramp-up enable/status	CS run	Shutdown/run
Write device configuration	0		OSC	X	Stagger	Hold-off	Fade-off	Ramp-up enable	CS run	Run
Read-back device configuration	1							Ramp-up status		
Shutdown mode (CS run disabled) Put or keep device in shutdown, disable CS run	0		X	X	X	X	X	X	0	0
Shutdown mode (CS run enabled) Put or keep device in shutdown, enable CS run	0		X	X	X	X	X	X	1	0
Run mode (device is currently in run mode)	0		X	X	X	0 [*]	0 [*]	X	X	1
Run (exit shutdown) without ramp-up (device is currently in shutdown); bring device out of shutdown instantly, ignoring fade register setting	0		X	X	X	0 [*]	0 [*]	0	X	1
Run (exit shutdown) with ramp-up (device is currently in shutdown); bring device out of shutdown using fade register ramp-up setting	0		X	X	X	0 [*]	0 [*]	1	X	1
Run (abort shutdown sequence) (device is currently in hold-off/fade-off sequence to shutdown); bring device out of shutdown instantly, ignoring fade register setting	0		X	X	X	0 [*] 1 [*] 1 [*]	1 [*] 0 [*] 1 [*]	1	X	1
Status: shutdown mode	1		X	X	Stagger	0	0	0	CS run	0
Status: in fade-off sequence to shutdown mode	1	X	X	Stagger	0	1	0	CS run	0	
Status: in hold-off sequence to shutdown mode	1	X	X	Stagger	1	0	0	CS run	0	
Status: run mode	1	X	X	Stagger	0	0	0	CS run	1	
Status: in ramp-up sequence to run mode	1	X	X	Stagger	0	0	1	CS run	1	
PWM outputs are in phase	X	X	X	0	X	X	X	X	X	
PWM outputs stagger phase	X	X	X	1	X	X	X	X	X	
DOUT/OSC is DOUT output, PWM clock source is internal oscillator	X	0	X	X	X	X	X	X	X	
DOUT/OSC is OSC input, PWM clock source is OSC	X	1	X	X	X	X	X	X	X	

* 이 비트의 현재 읽기 상태

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

스태거 비트는 이론적으로 MAX6966/MAX6967이 셧다운 되었을 때 설정되거나 소거된다. 그렇지 못하면 기본적인 PWM 타이밍이 변경됨으로써 PWM 제어 LED에서 깜빡임이 감지될 수 있다.

구성 레지스터

구성 레지스터를 이용해 출력 간에 PWM 위상을 선택하고, 페이드 상태를 테스트하고, 셧다운으로부터 하드웨어 기능을 동작시키고, 셧다운 또는 실행 모드를 선택할 수 있다 (표 4).

GPIO 포트 방향 구성

P0~P9의 10개 I/O 포트를 로직 입력, 로직 출력, 정전류 출력의 어떠한 조합으로든 구성할 수 있다. 출력 레지스터를 0x01로 설정함으로써 해당 포트를 로직 입력으로 구성할 수 있다. 그러면 포트 출력이 하이 임피던스가 된다 (표 6).

입력 포트 레지스터

입력 포트 레지스터를 읽으면 로직 입력으로 구성된 포트의 I/O 포트 핀의 로직 레벨이 리턴된다 (표 5). 포트 출력 레지스터에 0x01을 써서 포트를 로직 입력으로 구성할 수 있다 (표 5). 포트가 로직 입력으로 구성되지 않았으면 입력 포트 레지스터가 해당 비트 위치에 로직 0을 리턴한다.

입력 포트 레지스터는 읽기 전용이다. 입력 포트 레지스터에 대한 쓰기가 무시된다.

출력 레지스터와 PWM 휘도 제어

MAX6966/MAX6967이 하나의 8비트 레지스터를 이용해서 각 출력 포트를 제어한다 (표 6). 각 포트를 로직 입력, 오픈 드레인 로직 출력 또는 정전류 싱크로 구성할 수 있으며 전류 및 PWM 듀티 사이클을 프로그램할 수 있다. 포트가 로직 입력, 로직 출력, 정전류 싱크로 구성된 것에 관계 없이 MAX6966 또는 MAX6967의 전원 전압과 별도로 7V를 견딜 수 있다.

정전류 출력 싱크로 구성된 포트는 출력 전류 레지스터 (표 7)와 전체 전류 레지스터 (표 8)에서 설정된 정전류를 싱크한다. 이 전류가 평균 전류를 낮추기 위해 3/256~254/256 듀티 사이클의 PWM이거나 스태틱 상태를 유지할 수 있다.

0x00~0x09의 10개 레지스터가 각각의 I/O 포트를 제어한다 (표 6). 0x0B~0x0F의 5개 슈도 (pseudo) 레지스터 주소를 이용하면 단일 명령으로 일련의 출력에 동일한 값을 쓸 수 있다.

LED 휘도 제어를 위한 PWM 타이밍은 내부 32kHz 발진기나 DOUT/OSC의 외부 클록을 이용해서 생성된다. PWM 클록 소스는 구성 레지스터 비트 D7에 의해 선택된다 (표 4). MAX6966은 파워 업 시 내부 32kHz 발진기를 이용하도록 구성되었다. MAX6967은 파워 업 시 외부 클록 소스를 이용하도록 구성되었다.

표 5. 입력 포트 레지스터

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
Read input ports P7~P0	1	0x0E	Port P7	Port P6	Port P5	Port P4	Port P3	Port P2	Port P1	Port P0
Read input ports P9~P8	1	0x0F	0	0	0	0	0	0	Port P9	Port P8

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

표 6. 출력 레지스터 형식

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA								HEX
			BINARY								
			D7	D6	D5	D4	D3	D2	D1	D0	
PORT P0 LEVEL OR PWM	X	0x00	MSB	OUTPUT P0 LEVEL AND PWM						LSB	
Port P0 is static-low logic-level logic port with logic input buffer enabled; reading this port returns 0. Still active in shutdown.	X		0	0	0	0	0	0	0	0	0x00
Port P0 is static-high logic-level logic port (high impedance without external pullup) or logic input with logic input buffer enabled; reading this port returns 0 or 1, depending on external conditions. Still active in shutdown.	X		0	0	0	0	0	0	0	1	0x01
Port P0 is static-low constant-current sink (PWM disabled). Logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		0	0	0	0	0	0	1	0	0x02
Port P0 duty cycle is 3/256 current sink. GPI logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		0	0	0	0	0	0	1	1	0x03
Port P0 duty cycle is 4/256 current sink. GPI logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		0	0	0	0	0	1	0	0	0x04
—	X		—	—	—	—	—	—	—	—	—
Port P0 duty cycle is 253/256 current sink. GPI logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		1	1	1	1	1	1	0	1	0xFD
Port P0 duty cycle is 254/256 current sink. GPI logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		1	1	1	1	1	1	1	0	0xFE
Port P0 is static high impedance (PWM disabled). GPI logic input buffer is disabled; reading this port always returns 0. High impedance in shutdown.	X		1	1	1	1	1	1	1	1	0xFF

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

표 6. 출력 레지스터 형식 (계속)

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA						HEX		
			BINARY								
			D7	D6	D5	D4	D3	D2		D1	D0
			MSB	OUTPUT P0 LEVEL AND PWM						LSB	
Port P1 level or PWM	X	0x01	MSB	Port P1 level or PWM					LSB	0x00 to 0xFF	
Port P2 level or PWM	X	0x02	MSB	Port P2 level or PWM					LSB		
Port P3 level or PWM	X	0x03	MSB	Port P3 level or PWM					LSB		
Port P4 level or PWM	X	0x04	MSB	Port P4 level or PWM					LSB		
Port P5 level or PWM	X	0x05	MSB	Port P5 level or PWM					LSB		
Port P6 level or PWM	X	0x06	MSB	Port P6 level or PWM					LSB		
Port P7 level or PWM	X	0x07	MSB	Port P7 level or PWM					LSB		
Port P8 level or PWM	X	0x08	MSB	Port P8 level or PWM					LSB		
Port P9 level or PWM	X	0x09	MSB	Port P9 level or PWM					LSB		
Writes ports P0 through P9 with same level or PWM	0	0x0A	MSB	Ports P0 through P9 level or PWM					LSB		
Reads port P0 level or PWM	1		MSB	Port P0 level or PWM					LSB		
Writes ports P0 through P3 with same level or PWM	0	0x0B	MSB	Ports P0 through P3 level or PWM					LSB		
Reads port P0 level or PWM	1		MSB	Port P0 level or PWM					LSB		
Writes ports P4 through P7 with same level or PWM	0	0x0C	MSB	Ports P4 through P7 level or PWM					LSB		
Reads port P4 level or PWM	1		MSB	Port P4 level or PWM					LSB		
Write ports P8 and P9 with same level or PWM	0	0x0D	MSB	Ports P8, P9 level, or PWM					LSB		
Reads port P8 level or PWM	1		MSB	Port P8 level or PWM					LSB		

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

출력 전류 레지스터

각 출력 포트의 개별 정전류 싱크를 전체 전류의 절반 또는 최대로 설정할 수 있다. 개별 전류는 출력 전류 레지스터에 의해 설정된다 (표 7). 전체 전류는 전체 전류 레지스터에 의해 설정된다 (표 8).

각 출력 전류를 LED 부하의 최대 동작 전류에 따라서 개별적으로 설정하거나, 실행 중에 조절해서 각 출력의 유효 휘도 제어 범위를 배가시킬 수 있다. 전체 전류 레지스터를 최대로 설정하면 개별 전류로 10mA (절반)나 20mA (전부)를 선택할 수 있다.

표 7. 출력 전류 레지스터 형식

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
OUTPUT CURRENT IOUT70	X	0x13	IOUT 7	IOUT 6	IOUT 5	IOUT 4	IOUT 3	IOUT 2	IOUT 1	IOUT 0
Output P0 is set to half constant current	X		X	X	X	X	X	X	X	0
Output P0 is set to full constant current	X		X	X	X	X	X	X	X	1
Output P1 is set to half constant current	X		X	X	X	X	X	0	X	X
Output P1 is set to full constant current	X		X	X	X	X	X	1	X	X
Output P2 is set to half constant current	X		X	X	X	X	0	X	X	X
Output P2 is set to full constant current	X		X	X	X	X	1	X	X	X
Output P3 is set to half constant current	X		X	X	X	0	X	X	X	X
Output P3 is set to full constant current	X		X	X	X	1	X	X	X	X
Output P4 is set to half constant current	X		X	X	0	X	X	X	X	X
Output P4 is set to full constant current	X		X	X	1	X	X	X	X	X
Output P5 is set to half constant current	X		X	0	X	X	X	X	X	X
Output P5 is set to full constant current	X		X	1	X	X	X	X	X	X
Output P6 is set to half constant current	X		X	0	X	X	X	X	X	X
Output P6 is set to full constant current	X		X	1	X	X	X	X	X	X
Output P7 is set to half constant current	X		0	X	X	X	X	X	X	X
Output P7 is set to full constant current	X	1	X	X	X	X	X	X	X	
OUTPUT CURRENT IOUT98	0	0x14	X	X	X	X	X	X	IOUT9	IOUT8
	1		0	0	0	0	0	0	IOUT9	IOUT8
Output P8 is set to half constant current	X		X	X	X	X	X	X	X	0
Output P8 is set to full constant current	X		X	X	X	X	X	X	X	1
Output P9 is set to half constant current	X		X	X	X	X	X	0	X	X
Output P9 is set to full constant current	X		X	X	X	X	X	1	X	X

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

표 8. 전체 전류 레지스터 형식

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
GLOBAL CURRENT	0	0x15	X	X	X	X	X	ISET2	ISET1	ISET0
	1		0	0	0	0	0	ISET2	ISET1	ISET0
Full current is 2.5mA; half current is 1.25mA	X		X	X	X	X	0	0	0	
Full current is 5mA; half current is 2.5mA	X		X	X	X	X	0	0	1	
Full current is 7.5mA; half current is 3.75mA	X		X	X	X	X	0	1	0	
Full current is 10mA; half current is 5mA	X		X	X	X	X	0	1	1	
Full current is 12.5mA; half current is 6.25mA	X		X	X	X	X	1	0	0	
Full current is 15mA; half current is 7.5mA	X		X	X	X	X	1	0	1	
Full current is 17.5mA; half current is 8.75mA	X		X	X	X	X	1	1	0	
Full current is 20mA; half current is 10mA	X		X	X	X	X	1	1	1	

전체 전류 레지스터

전체 전류 레지스터가 I/O 포트로 싱크되는 최대 정전류를 설정한다 (표 8). 출력 전류 레지스터를 이용해서 각 출력 포트의 개별 정전류 싱크를 전체 전류의 절반 또는 최대로 설정할 수 있다 (표 7). 기본 최대 전류는 20mA 이고 기본 하프 전류는 10mA 이다.

램프 업 및 램프 다운 제어

MAX6966/MAX6967 이 자동 제어를 제공하므로 추가적인 간섭 없이 전류 출력이 자동 셧다운 (램프 다운)으로 램프 다운하거나 또다른 셧다운으로 (램프 업)부터 램프 업한다 (그림 4와 5). 프로그램된 홀드 오프 지연 시간에 출력이 최대 전류로 유지되다 프로그램된 페이드 오프 시간에 걸쳐서 전류 출력이 램프 다운된다.




그림 4. 램프 업 동작




그림 5. 램프 다운, 홀드 오프, 페이드 오프 동작

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967

램프 다운 레지스터가 홀드 오프 및 페이드 오프 시간을 설정하고 필요에 따라 홀드 오프 및 페이드 오프를 정지시킬 수 있다 (지연 0) (표 9). 램프 업 레지스터는 램프 업 시간을 설정하고 필요에 따라 램프 업 기능을 정지시킬 수 있다 (지연 0) (표 10). 3개 상태 비트를 포함한 구성 레지스터는 MAX6966/MAX6967 이 홀드 오프인지, 페이드 오프인지,

램프 업 조건인지를 나타낸다 (표 4). 구성 레지스터가 또한 램프 업 기능을 인에이블시키거나 디스에이블시킬 수 있다. 구성 레지스터에 한 번의 쓰기로 MAX6966/MAX6967을 셋다운으로 전환하고 (페이드 레지스터에서 홀드 오프와 페이드 오프 설정을 사용), 재시작을 위해 CS 동작을 인에이블시키고 램프 업을 이용할 지를 지정할 수 있다.

표 9. 램프 다운 레지스터 형식

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
Write ramp-down	0	0x11	X	X	Hold-off			Fade-off		
Read ramp-down	1		0	0						
Fade-off time (f_{PWM} = 32768Hz)										
Instant going into shutdown after hold-off delay	X		X	X	X	X	0	0	0	
1/16s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	0	0	1	
1/8s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	0	1	0	
1/4s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	0	1	1	
1/2s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	1	0	0	
1s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	1	0	1	
2s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	1	1	0	
4s ramp-down from full current before shutdown after hold-off delay	X		X	X	X	X	1	1	1	
Hold-off time (f_{PWM} = 32768Hz)										
Zero hold-off delay before fade-off going into shutdown	X		X	X	0	0	0	X	X	X
1/16s hold-off delay before fade-off going into shutdown	X		X	X	0	0	1	X	X	X
1/8s hold-off delay before fade-off going into shutdown	X		X	X	0	1	0	X	X	X
1/4s hold-off delay before fade-off going into shutdown	X		X	X	0	1	1	X	X	X
1/2s hold-off delay before fade-off going into shutdown	X		X	X	1	0	0	X	X	X
1s hold-off delay before fade-off going into shutdown	X		X	X	1	0	1	X	X	X
2s hold-off delay before fade-off going into shutdown	X		X	X	1	1	0	X	X	X
4s hold-off delay before fade-off going into shutdown	X		X	X	1	1	1	X	X	X

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

표 10. 램프 업 레지스터 형식

REGISTER	R/W	ADDRESS CODE (HEX)	REGISTER DATA							
			D7	D6	D5	D4	D3	D2	D1	D0
Write ramp-up	0	0x12	X	X	X	X	X	Ramp-up		
Read ramp-up	1		0	0	0	0	0			
Ramp-up time (f _{PWM} = 32768Hz)										
Instant full current coming out from shutdown	X		X	X	X	X	0	0	0	
1/16s ramp-up to full current coming out from shutdown	X		X	X	X	X	0	0	1	
1/8s ramp-up to full current coming out from shutdown	X		X	X	X	X	0	1	0	
1/4s ramp-up to full current coming out from shutdown	X		X	X	X	X	0	1	1	
1/2s ramp-up to full current coming out from shutdown	X		X	X	X	X	1	0	0	
1s ramp-up to full current coming out from shutdown	X		X	X	X	X	1	0	1	
2s ramp-up to full current coming out from shutdown	X		X	X	X	X	1	1	0	
4s ramp-up to full current coming out from shutdown	X		X	X	X	X	1	1	1	

램프 업 및 램프 다운은 타이밍을 위해 PWM 클럭을 이용한다. 외부 발진기를 선택했을 때는 시퀀스가 종료될 때까지 이 클럭이 제공되어야 한다. 내부 발진기를 선택하면 PWM을 이용하는 포트가 없더라도 페이드 시퀀스 동안에 이 발진기가 작동한다.

램프 업 및 램프 다운 회로가 3비트 DAC를 작동시킨다. 전체 전류 레지스터와 유사한 방식으로 DAC가 정전류 출력 설정에 이용되는 내부 기준 전류를 조절한다 (표 8). 이는 스케일링이 가능한 마스터 기준 전류로서, 모든 출력 정전류

및 PWM 설정이 상호 동일한 비율로 조절된다. 그러므로 각각의 휘도 설정이 다르더라도 LED가 언제나 동일한 비율로 페이딩된다. 그림 6은 출력 페이드 DAC이다.

전체 전류 레지스터 (표 8)가 설정하는 최대 포트 출력 전류가 또한 램프 다운 시 전류가 하강하기 시작하는 지점과 램프 업 시 전류의 상승이 정지하는 지점을 설정한다. 그림 7은 각기 다른 전체 전류 레지스터 설정일 때의 램프 파형을 보여준다.




그림 6. 출력 페이드 DAC (전체 전류 = 0x07)




그림 7. 전체 전류가 페이드 동작 조절

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

직렬 인터페이스

MAX6966/MAX6967은 SPI 호환 4선식 직렬 인터페이스로 통신한다. 이 인터페이스가 클럭 (SCLK), 칩 선택 (\overline{CS}), 데이터 입력 (DIN)의 3개 입력과 데이터 출력 (DOUT)의 1개 출력을 이용한다. 디바이스로 데이터를 클럭하기 위해서는 \overline{CS} 가 로우여야 하고, SCLK 상승 에지 때 샘플링을 위해서는 DIN이 안정 상태여야 한다. SCLK의 상승 에지에서 DOUT이 안정 상태이다.

SPI 프로토콜에서는 MAX6966/MAX6967이 이용되지 않을 때 DOUT이 하이 임피던스여야 한다. 그런데 MAX6966/MAX6967의 DOUT은 절대 하이 임피던스가 되지 않는다. 필요에 따라 MAX6966/MAX6967을 트라이 스테이트 (3상태)로 전환하는 방법에 관해서는 korea.maxim-ic.com/an1879를 참조한다.

SCLK 및 DIN을 이용해서 데이터를 다른 주변장치로 전송할 수 있다. \overline{CS} 가 로우일 때를 제외하고 MAX6966/MAX6967은 SCLK 및 DIN의 모든 동작을 무시한다.

4선식 인터페이스를 이용한 제어 및 작동

MAX6966/MAX6967 제어를 위해서는 16비트 워드를 전송해야 한다. D15~D8의 첫 번째 바이트는 명령이고, D7~D0의 두 번째 바이트는 데이터 바이트이다 (표 11).

4선식 버스에 다중 MAX6966/MAX6967 연결

DIN 입력을 연결하고, SCLK 입력을 연결하고, 각 MAX6966/MAX6967 디바이스에 개별 \overline{CS} 를 제공함으로써 공통의 SPI 버스에 다중의 MAX6966/MAX6967을 인터페이스 시킬 수 있다 (그림 8). DOUT/OSC의 구성에 관계 없이 이 연결을 이용할 수 있으나 MAX6966/MAX6967에 대해 읽기가 불가능하다.

표 11. 직렬 데이터 형식

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R/W	MSB	ADDRESS					LSB	MSB	DATA						LSB




그림 8. MAX6966/MAX6967 다중 \overline{CS} 연결

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

이와 다른 방법으로 한 디바이스의 DOUT을 다음 디바이스의 DIN에 연결하고 SCLK와 \overline{CS} 라인을 병렬로 구동함으로써 MAX6966/MAX6967을 복잡하게 연결할 수 있다 (그림 9). 이렇게 연결하면 MAX6966/MAX6967에 대해 읽기가 가능하다. DIN의 데이터가 내부 쉬프트 레지스터를 통해 전달되어서 15.5 클록 사이클 후에 DOUT에 도달하고 SCLK 하강 에지 때 클록 아웃된다. 복잡하게 연결된 MAX6966/MAX6967로 명령을 전송하면 모든 디바이스가 액세스된다. 액세스를 위해 (16 x n) 클록 사이클이 필요하다. n은 연결된 MAX6966/MAX6967의 수이다. 복잡하게 연

결된 것이 제대로 동작하기 위해서는 구성 레지스터 비트 D7을 0으로 소거해서 DOUT/ OSC를 DOUT으로 구성해야 한다 (표 4). MAX6966은 파워 업했을 때 DOUT/OSC의 디폴트 구성이 DOUT 출력이고, MAX6967은 파워 업했을 때 DOUT/OSC 디폴트 구성이 OSC 입력이다. 다중의 디바이스를 복잡하게 연결했을 때는 DOUT 전달 지연 및 DIN 셋업 시간 때문에 직렬 인터페이스 속도 (최대 SCLK)가 17.5MHz로 제한된다. 그림 10은 타이밍 다이어그램이다.




그림 9. MAX6966/MAX6967 데이터 체인 연결




그림 10. 타이밍 다이어그램

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

MAX6966/MAX6967은 다음과 같은 방법으로 쓰기가 가능하다 (그림 11).

- 1) SCLK가 로우로 전환한다.
- 2) \overline{CS} 가 로우로 전환한다. 그러면 내부 16비트 쉬프트 레지스터가 작동한다.
- 3) 셋업 및 홀드 시간에 따라서 D15를 처음으로 하고 D0을 마지막으로 하는 16비트 데이터가 DIN으로 클로킹된다. D15 비트가 로우이면 쓰기 명령이다.
- 4) \overline{CS} 가 하이로 전환한다 (마지막 데이터 비트를 클록 인하고 SCLK가 계속해서 하이이거나 SCLK가 로우로 전환했을 때).
- 5) SCLK가 로우로 전환한다 (로우가 아닐 때).

\overline{CS} 로우에서 다시 \overline{CS} 하이로 되는 사이에 MAX6966/MAX6967로 16비트 미만 또는 이상이 클록 인되면 MAX6966/MAX6967이 이전 전송을 포함해서 최종적으로 수신된 16비트를 저장한다. 일반적으로 MAX6966/MAX6967로 n비트 ($n > 16$)가 전송된다. 그러면 {n-15}에서 {n}까지의 최종적인 비트가 저장되고 각기 D15에서 D0으로서 16비트 래치로 병렬 로드된다 (그림 12).

디바이스 레지스터 읽기

D15 비트로 로직 하이로 전송해서 MAX6966/MAX6967의 레지스터 데이터를 읽을 수 있다. 이 시퀀스는 다음과 같다.

- 1) SCLK가 로우로 전환한다.
- 2) \overline{CS} 가 로우로 전환한다. 그러면 내부 16비트 쉬프트 레지스터가 작동한다.
- 3) D15-D0의 16비트 데이터가 DIN으로 클록 인된다. D15가 하이이면 읽기 명령이고 D14~D8 비트는 읽을 레지스터의 주소를 지정한다. D7~D0 비트는 더미 데이터로서 버려진다.
- 4) \overline{CS} 가 하이로 전환한다 (마지막 데이터 비트를 클록 인하고 SCLK가 계속해서 하이일 때, 또는 SCLK가 로우로 전환한 후). 쉬프트 레지스터의 D7-D0이 D15-D8이 지정한 레지스터 데이터 주소로 로드된다.
- 5) SCLK가 로우로 전환한다 (로우가 아닐 때).
- 6) 다시 읽기 또는 쓰기 명령을 발행하고 DOUT의 비트 스트림을 검사한다. 두 번째 8비트가 3단계에서 D14-D8이 지정한 주소의 레지스터 내용이 된다.




그림 11. MAX6966/MAX6967에 16비트 쓰기 전송




그림 12. MAX6966/MAX6967에 16비트 이상 전송

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

애플리케이션 정보

핫 인서션 (Hot Insertion)

MAX6966/MAX6967이 파워 다운 시 ($V_+ = 0V$) I/O 포트 P0~P9이 최대 8V로 하이 임피던스를 유지한다. 그러므로 핫 스왑 애플리케이션에서 MAX6966/MAX6967을 이용할 수 있다.

SPI 라우팅 고려사항

MAX6966/MAX6967의 SPI 인터페이스가 2.5V 전원으로는 26Mbps, 3.3V 전원으로는 35Mbps로 동작한다. 특히 높은 전원 전압에서 인터페이스 연결이 100mm보다 길 때는 전송 라인 문제를 고려해야 한다. GND 트레이스를 인터리빙하지 않으면 SCLK, DIN, \overline{CS} 에 대해 긴 인접 트랙을 피해야 한다. 그렇지 않으면 신호가 상호 결합해서 부적절한 클록이나 칩 선택 전환을 발생시킬 수 있다. 통신 문제로서 링잉이 발생할 수 있다. SCLK 입력에서의 링잉으로 더블 클로킹이 발생할 수 있다. 인터페이스 배선이 길 때는 링잉을 감소시키기 위해서 DIN, SCLK, \overline{CS} 입력의 GND 또는 V_+ 에 $1k\Omega \sim 10k\Omega$ 의 병렬 터미네이션 저항을 연결한다. 보드 간의 연결을 위해서는 라인 임피던스 매칭 터미네이션을 이용한다.

MAX6966과 MAX6967의 차이점

MAX6966은 파워 업 시 DOUT/OSC의 디폴트 구성이 DOUT 출력이다. MAX6967은 파워 업 시 DOUT/OSC 구성이 OSC 입력이다. 두 부품 모두 구성 레지스터를 통해 DOUT/OSC 핀 기능을 변경할 수 있다 (표 4). 어떤 포트를 로직 입력으로 이용하려면 DOUT/OSC를 DOUT으로 구성함으로써 MAX6966/MAX6967 읽기가 가능하다.

대다수 애플리케이션에서 소프트웨어를 작성해서 MAX6966 또는 MAX6967을 연결하고 파워 업 시 DOUT/OSC를 적절히 구성할 수 있다. DOUT/OSC를 OSC로 이용하려면 PWM 클록 소스와 DOUT/OSC 핀 사이에 직렬 저항을 연결한다. 시작 값으로 $2.2k\Omega$ 저항값이 권장되나 직렬 인터페이스 속도 및 클록 소스 구동력에 따라서 다른 값을 이용할 수 있다. MAX6966을 이용할 때는 DOUT/OSC가 출력으로 초기화하므로 이 값이 파워 업 시 PWM 클록 소스 부하를 제한한다. DOUT/OSC를 DOUT으로 이용할 때는 파워 업 후에 DOUT/OSC가 OSC에서 DOUT으로 구성이 변경될 때까지 MAX6967을 읽을 수 없다.

LED 절전 구동

포트 출력의 전압 강하가 최소이면 MAX6966/MAX6967이 정전류 출력을 적절히 안정화한다. 이 포트 출력 전압은 부하 (일반적으로 LED) 전원과 부하 전압 강하 (LED 순방향 전압)의 차이이다. LED 전원이 감소해서 최소 포트 출력 전압이 유지되지 않으면 드라이버 출력 단이 부분적으로 전압 저하되어 부하 전류가 감소한다. 최소 포트 전압은 10mA 싱크 전류일 때 약 0.5V이고 20mA 싱크 전류일 때 약 1V이다.

배터리 애플리케이션에서는 LED를 배터리 전원으로 직접 구동해야 한다. 예를 들어 LED 전원 전압이 충전 중일 때 최대 중단 전압이 4.2V, 평소에는 3.4V~3.7V, 방전 중일 때 3V로 감소하는 단일 재충전가능 $Li+$ 배터리라고 하자. 이 상황에서는 LED 전원은 배터리가 최저 동작 전압 (EOL)에서 급격히 꺼지는 점 이하로 떨어진다.

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

그림 13은 LED 전원 전압이 가변 2.5V~7V 일 때 LITEON LTST-C170TBKT 3.0V 청색 LED의 전류 싱크를 보여준다. 이들 LED 전류는 10mA 및 20mA 정전류로 프로그램되고 2.5V~7V LED 전원 전압 범위로 스위칭되는 포트에 대한 것이다. LED 순방향 전압이 전류에 따라 감소하므로 전압 저하일 때 LED 전류가 갑작스럽게 감소하지 않고 매끄럽게 감소한다. 실제로 3V LED 전원 전압일 때 LED 전류가 6mA~7mA로 감소하므로 다수의 백라이트 애플리케이션에서 배터리 EOL일 때 허용가능한 수준이다.

출력 레벨 변환

오픈 드레인 출력 아키텍처를 이용하므로 포트가 출력 레벨을 MAX6966/MAX6967 전원보다 낮거나 높은 전압으로 변환할 수 있다. 출력에 외부 풀업 저항을 이용해서 하이 임피던스 로직 하이 조건을 (+) 전압 레벨로 변환할 수 있다. 저항을 최대 7V의 어느 전압에나 연결할 수 있다. 정전류 출력에 풀업을 이용할 때는 로직 로우 조건일 때 수백 μ A 이상을 싱크하지 않도록 저항 값을 선택한다. 이로써 전류 싱크 출력이 GND에 근접하게 포화된다. CMOS 입력을 인터페이스할 때는 220k Ω 의 풀업 저항 값이 적절한 시작점이다. 전력 소비가 덜 중요하거나 특정 커패시티브 부하를 위해 더 빠른 상승 시간이 필요할 때는 이보다 낮은 저항을 이용해서 잡음 내성을 향상시킬 수 있다.

더 적은 포트에 스테거 이용

스테거 옵션을 선택하면 이 옵션이 정전류 출력으로 구성된 모든 포트에 적용된다. 10개 포트의 PWM 사이클이 일정한 간격의 8개 시작 위치로 구분된다(그림 3). 정전류 출력으로 이용되는 포트가 10개 미만이면 이들 포트에 가장 적절한 시작 위치를 할당해서 위상을 최적화할 수 있다. 8개 정전류 출력이 필요할 때는 이들 포트가 모두 PWM 시작 위치가 다르므로 P0~P7을 선택한다. 4개 정전류 출력이 필요할 때는 PWM 시작 위치가 일정한 간격이므로 P0, P2, P4, P6 또는 P1, P3, P5, P7을 선택한다. 일반적으로는 PWM 시작 위치를 되도록 일정하게 분산시키는 포트들을 선택한다. 이로써 포트 부하 전원으로부터의 전류 요구량을 가장 적절하게 분산시킬 수 있다.

셋다운/동작 출력 생성

I/O 포트를 이용해서 MAX6966/MAX6967로부터 셋다운/동작 출력을 자동으로 발생시킬 수 있다. MAX6966/MAX6967이 동작 모드, 홀드 오프, 페이드 오프, 램프 업 상태이면 셋다운/동작 출력이 액티브 로우이고, MAX6966/MAX6967이 페이드 오프 후에 셋다운이 되었을 때 자동으로 액티브 하이 가 된다. 포트의 출력 레지스터를 0x00으로 프로그램하면 출력이 스테틱 정전류 모드가 된다(표 6). 포트의 출력 전류 레지스터를 하프 전류로 프로그램하면(표 7) 동작 전류를 최소화할 수 있다. 이 포트에 220k Ω 풀업 저항을 연결한다.




그림 13. LED 브라운아웃

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

동작 모드이면 출력 포트가 로우가 되고 포트의 스테틱 정전류가 220kΩ 풀업 저항이 소싱할 수 있는 것보다 높은 전류를 싱크함에 따라 포화 상태가 됨으로써 0V에 근접한다.

셋다운 모드이면 출력이 다른 정전류 출력과 함께 하이 임피던스가 된다. 이 출력이 램프 업 및 페이드 다운 시퀀스일 때 로우를 유지한다. 220kΩ 풀업 저항의 전류 소비가 최저 페이드 전류 단계이더라도 이용가능한 출력 정전류보다 훨씬 낮기 때문이다.

20mA 이상의 부하 전류 구동


출력을 병렬화함으로써 MAX6966/MAX6967을 이용해 대전류 백색 LED 같이 20mA 이상을 필요로 하는 부하를 구동할 수 있다. 예를 들어 백색 LED를 70mA로 구동해야 한다고 하자. 이 LED를 병렬로 연결된 (같이 단락됨) P0, P1,

P2, P3 포트를 이용해 구동할 수 있다. 3개 포트를 최대 전류 (20mA)로 구성하고 나머지 한 포트를 하프 전류 (10mA)로 구성함으로써 70mA 요구량을 달성할 수 있다. 레지스터 0x0B를 이용해서 단일 쓰기 액세스로 4개 포트를 동시에 제어할 수 있다 (표 6). 출력 포트가 전류를 제한하므로 안전한 전류 공유를 위해서는 이들 포트들을 동시에 스위칭하지 않아야 한다.


전원 고려사항

MAX6966/MAX6967은 2.25V~3.6V 전원으로 동작한다. 0.1μF 세라믹 커패시터를 이용해 디바이스에 되도록 가깝게 전원을 GND로 바이패스한다. TQFN 버전을 이용할 때는 노출 패드 하단을 GND로 연결한다.

일반적인 애플리케이션 회로




핀 구성



PWM 회로 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

블록 다이어그램

MAX6966/MAX6967



칩 정보


TRANSISTOR COUNT: 14,865

PROCESS: BiCMOS

PWM 휘도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

패키지 정보

이 데이터 시트의 패키지 도면은 최신 사양과 다를 수 있다. 최신 패키지 개요 정보를 보려면 korea.maxim-ic.com/packages 를 참조한다.



QSOP-EP5

DALLAS SEMICONDUCTOR **MAXIM**

PROPRIETARY INFORMATION

TITLE:
PACKAGE OUTLINE, QSOP, .150", .025" LEAD PITCH


APPROVAL	DOCUMENT CONTROL NO.	REV.	
	21-0055	E	1/1

PWM 회도 제어 기능이 있는 10포트 정전류 LED 드라이버 및 I/O 익스팬더

패키지 정보 (계속)

이 데이터 시트의 패키지 도면은 최신 사양과 다를 수 있다. 최신 패키지 개요 정보를 보려면 korea.maxim-ic.com/packages 를 참조한다.

MAX6966/MAX6967



PKG	12L 3x3			16L 3x3		
REF.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80
b	0.20	0.25	0.30	0.20	0.25	0.30
D	2.90	3.00	3.10	2.90	3.00	3.10
E	2.90	3.00	3.10	2.90	3.00	3.10
e	0.50 BSC.			0.50 BSC.		
L	0.45	0.55	0.65	0.30	0.40	0.50
N	12			16		
ND	3			4		
NE	3			4		
A1	0	0.02	0.05	0	0.02	0.05
A2	0.20 REF			0.20 REF		
k	0.25	-	-	0.25	-	-

PKG. CODES	D2			E2			PIN ID	JEDEC	DOWN BONDS ALLOWED
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			
T1233-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	NO
T1233-3	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	YES
T1633-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO
T1633-2	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	YES
T1633F-3	0.65	0.80	0.95	0.65	0.80	0.95	0.225 x 45°	WEED-2	N/A
T1633-4	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SFP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.20 mm AND 0.25 mm FROM TERMINAL TIP.
- ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220 REVISION C.

DALLAS SEMICONDUCTOR MAXIM
TITLE: PACKAGE OUTLINE
12, 16L, THIN QFN, 3x3x0.8mm
APPROVAL: 21-0136 REV: E 1/2

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 29