



# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## ABSOLUTE MAXIMUM RATINGS

IN, V<sub>DD</sub>, PWRGD to GND .....-0.3V to +4.5V  
 COMP, FB, REFIN, OUT,  
 CTL<sub>1</sub>, EN, SS, FREQ to GND .....-0.3V to (V<sub>DD</sub> + 0.3V)  
 LX Current (Note 1) .....-4A to +4A  
 BST to LX .....-0.3V to +4V  
 PGND to GND .....-0.3V to +0.3V

Continuous Power Dissipation (T<sub>A</sub> = +70°C)  
 24-Pin TQFN-EP  
 (derated 27.8mW/°C above +70°C) .....2222.2mW  
 Operating Temperature Range .....-40°C to +85°C  
 Junction Temperature .....+150°C  
 Storage Temperature Range .....-65°C to +150°C  
 Lead Temperature (soldering, 10s) .....+300°C

**Note 1:** LX has internal clamp diodes to GND and IN. Applications that forward bias these diodes should take care not to exceed the IC's package power dissipation limits.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

(V<sub>IN</sub> = V<sub>DD</sub> = 3.3V, V<sub>FB</sub> = 0.5V, T<sub>A</sub> = -40°C to +85°C. Typical values are at T<sub>A</sub> = +25°C, circuit of Figure 1, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
<b>IN/V<sub>DD</sub></b>						
IN and V <sub>DD</sub> Voltage Range			2.35		3.60	V
IN Supply Current	f <sub>S</sub> = 1MHz, no load, L = 0.47μH (includes gate-drive current)	V <sub>IN</sub> = 2.5V		4	4.6	mA
		V <sub>IN</sub> = 3.3V		5.5		
V <sub>DD</sub> Supply Current	f <sub>S</sub> = 1MHz	V <sub>IN</sub> = 2.5V		1.4	2.3	mA
		V <sub>IN</sub> = 3.3V		2		
Total Shutdown Current from IN and V <sub>DD</sub>	V <sub>IN</sub> = V <sub>DD</sub> = V <sub>BST</sub> - V <sub>LX</sub> = 3.6V, V <sub>EN</sub> = 0V				13	μA
V <sub>DD</sub> Undervoltage Lockout Threshold	LX starts/stops switching	V <sub>DD</sub> rising		2	2.1	V
		V <sub>DD</sub> falling	1.8	1.9		
		Deglitching		2		μs
<b>BST</b>						
BST Supply Current	V <sub>BST</sub> = V <sub>DD</sub> = V <sub>IN</sub> = 3.6V, V <sub>LX</sub> = 3.6V or 0V, V <sub>EN</sub> = 0V	T <sub>A</sub> = +25°C			5	μA
		T <sub>A</sub> = +85°C		10		
<b>PWM COMPARATOR</b>						
PWM Comparator Propagation Delay	10mV overdrive			20		ns
<b>COMP</b>						
COMP Clamp Voltage, High	V <sub>IN</sub> = 2.35V to 3.6V			2		V
COMP Slew Rate				1.4		V/μs
PWM Ramp Amplitude				1		V
COMP Shutdown Resistance	From COMP to GND, V <sub>EN</sub> = V <sub>SS</sub> = 0V			8		Ω
<b>ERROR AMPLIFIER</b>						
Preset Output-Voltage Accuracy	REFIN = SS		-1	Select from Table 1	+1	%
FB Regulation Accuracy Using External Resistors	CTL1 = CTL2 = GND		0.594	0.600	0.606	V
FB to OUT Resistor	All VID settings except CTL1 = CTL2 = GND		5	8	11	kΩ

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{DD} = 3.3V$ ,  $V_{FB} = 0.5V$ ,  $T_A = -40^{\circ}C$  to  $+85^{\circ}C$ . Typical values are at  $T_A = +25^{\circ}C$ , circuit of Figure 1, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS	
Open-Loop Voltage Gain	1k $\Omega$ from COMP to GND			115		dB	
Error-Amplifier Unity-Gain Bandwidth	Parallel 10k $\Omega$ , 40pF from COMP to GND (Note 3)		14	26		MHz	
Error-Amplifier Common-Mode Input Range	$V_{DD} = 2.35V$ to $2.6V$		0	$V_{DD} - 1.65$		V	
	$V_{DD} = 2.6V$ to $3.6V$		0	$V_{DD} - 1.7$			
Error-Amplifier Minimum Output Current	$V_{COMP} = 1V$	Sourcing	1000			$\mu A$	
		Sinking	-500				
FB Input Bias Current	$V_{FB} = 0.7V$ , $CTL1 = CTL2 =$	$T_A = +25^{\circ}C$	-200	-40		nA	
<b>CTL<sub>-</sub></b>							
CTL <sub>-</sub> Input Bias Current	$V_{CTL-} = 0V$			-7		$\mu A$	
	$V_{CTL-} = V_{DD}$			+7			
High-Impedance Threshold	Rising				0.75	V	
	Falling		$V_{DD} - 1.2V$				
Hysteresis	All VID transitions			50		mV	
<b>REFIN</b>							
REFIN Input Bias Current	$V_{REFIN} = 0.6V$	$T_A = +25^{\circ}C$	-500	-100		nA	
REFIN Common-Mode Range	$V_{DD} = 2.3V$ to $2.6V$		0	$V_{DD} - 1.65$		V	
	$V_{DD} = 2.6V$ to $3.6V$		0	$V_{DD} - 1.7$			
REFIN Offset Voltage	$CTL1 = CTL2 = GND$ , $T_A = +25^{\circ}C$		-3		+3	mV	
<b>LX (ALL PINS COMBINED)</b>							
LX On-Resistance, High Side	$I_{LX} = -2A$	$V_{IN} = V_{BST} - V_{LX} = 2.5V$		39		m $\Omega$	
		$V_{IN} = V_{BST} - V_{LX} = 3.3V$		37	58		
LX On-Resistance, Low Side	$I_{LX} = 2A$	$V_{IN} = 2.5V$		36		m $\Omega$	
		$V_{IN} = 3.3V$		34	55		
LX Current-Limit Threshold	$V_{IN} = 2.5V$ , high-side sourcing		4	5.5		A	
LX Leakage Current	$V_{IN} = 3.6V$ , $V_{EN} = V_{SS} = 0V$	$T_A = +25^{\circ}C$	$V_{LX} = 0V$	-2		$\mu A$	
			$V_{LX} = 3.6V$		+2		
		$T_A = +85^{\circ}C$	$V_{LX} = 0V$		1		
			$V_{LX} = 3.6V$		1		
LX Switching Frequency	$V_{IN} = 2.5V$ to $3.3V$	$R_{FREQ} = 50k\Omega$	0.9	1	1.1	MHz	
		$R_{FREQ} = 23.2k\Omega$	1.8	2.0	2.2		
Frequency Range			500		2000	kHz	
LX Minimum Off-Time	$V_{IN} = 2.5V$ to $3.3V$			40	75	ns	
LX Maximum Duty Cycle	$R_{FREQ} = 50k\Omega$ , $V_{IN} = 2.5V$ to $3.3V$		93	96		%	
LX Minimum On-Time				80		ns	
RMS LX Output Current			3			A	

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{DD} = 3.3V$ ,  $V_{FB} = 0.5V$ ,  $T_A = -40^{\circ}C$  to  $+85^{\circ}C$ . Typical values are at  $T_A = +25^{\circ}C$ , circuit of Figure 1, unless otherwise noted.) (Note 2)



PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
<b>ENABLE</b>						
EN Input Logic-Low					0.7	V
EN Input Logic-High			1.7			V
EN, Input Current	$V_{EN} = 0V$ or $3.6V$ , $V_{DD} = 3.6V$	$T_A = +25^{\circ}C$			1	$\mu A$
		$T_A = +85^{\circ}C$			0.01	
<b>SS</b>						
SS Charging Current	$V_{SS} = 0.45V$		7	8	9	$\mu A$
SS Discharge Resistance				500		$\Omega$
<b>THERMAL SHUTDOWN</b>						
Thermal-Shutdown Threshold				+165		$^{\circ}C$
Thermal-Shutdown Hysteresis				20		$^{\circ}C$
<b>POWER-GOOD (PWRGD)</b>						
Power-Good Threshold Voltage	$V_{FB}$ falling, 3mV hysteresis		87	90	93	%
Power-Good Falling-Edge Deglitch				48		Clock cycles
PWRGD Output-Voltage Low	$I_{PWRGD} = 4mA$			0.03	0.15	V
PWRGD Leakage Current	$V_{DD} = V_{PWRGD} = 3.6V$ , $V_{FB} = 0.9V$			0.01		$\mu A$
<b>OVERCURRENT LIMIT</b>						
Current-Limit Startup Blanking				128		Clock cycles
Restart Time				1024		Clock cycles

**Note 2:** Specifications are 100% production tested at  $T_A = +25^{\circ}C$ . Limits over the operating temperature range are guaranteed by design and characterization.

**Note 3:** Guaranteed by design.

## 標準動作特性

(Typical values are at  $V_{IN} = V_{DD} = 3.3V$ ,  $V_{OUT} = 1.8V$ ,  $R_{FREQ} = 50k\Omega$ ,  $I_{OUT} = 3A$ , and  $T_A = +25^{\circ}C$ , unless otherwise noted.)










# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## 標準動作特性(続き)

(Typical values are at  $V_{IN} = V_{DD} = 3.3V$ ,  $V_{OUT} = 1.8V$ ,  $R_{FREQ} = 50k\Omega$ ,  $I_{OUT} = 3A$ , and  $T_A = +25^\circ C$ , unless otherwise noted.)











# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## 標準動作特性(続き)

(Typical values are at  $V_{IN} = V_{DD} = 3.3V$ ,  $V_{OUT} = 1.8V$ ,  $R_{FREQ} = 50k\Omega$ ,  $I_{OUT} = 3A$ , and  $T_A = +25^\circ C$ , unless otherwise noted.)



$C_{SS} = 6800pF$ ,  $C_O = 122\mu F$ ,  $L = 0.56\mu H$ ,  $V_{OUT} = 2.5V$

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A


## 端子説明

端子	名称	機能
1	PREBIAS	ソフトスタートの間出力コンデンサの放電を防ぐためには何も接続しないでください。その他の場合はGNDに接続してください。([プリバイアス出力へのソフトスタート]の項を参照してください。)
2	V <sub>DD</sub>	電源電圧およびバイパス入力。V <sub>DD</sub> を10Ωの抵抗を通してINに接続してください。1μFのセラミックコンデンサをV <sub>DD</sub> とGND間に接続してください。
3, 4	CTL1, CTL2	プリセット出力電圧の選択入力。CTL1とCTL2によって9つのプリセット電圧の内の1つから出力電圧が設定されます。プリセット電圧については表1を参照してください。
5	REFIN	外部リファレンス入力。内部の0.6Vリファレンスを使用するためには、REFINをSSに接続してください。REFINを外部リファレンス電圧に接続すると、FBがREFINに印加された電圧にレギュレートされます。ICがシャットダウンモードになっているときは、REFINは内部でGNDに強制されています。
6	SS	ソフトスタート入力。コンデンサをSSとGND間に接続するとスタートアップ時間が設定されます。ソフトスタート時間の設定の詳細は「ソフトスタートとREFIN」の項を参照してください。
7	GND	アナログ回路グランド
8	COMP	電圧エラーアンプの出力。COMPとFB間に必要とする補償回路を接続してください。ICがシャットダウンモードになっているときは、COMPは内部でGNDに強制されています。
9	FB	フィードバック入力。出力とGND間の外付け抵抗分圧器の中間タップにFBを接続すると、出力電圧が0.6V~V <sub>IN</sub> の90%に設定されます。CTL1とCTL2を使用して9つのプリセット電圧の1つを選択するためには、RC回路を通してFBを出力に接続します。
10	OUT	出力電圧の検出。出力に接続してください。外付けの抵抗分圧器を使用するときはOUTには何も接続しないでください。
11	FREQ	発振周波数の選択。スイッチング周波数を選択するためには、FREQとGND間に抵抗を接続してください。
12	PWRGD	パワーグッド出力。V <sub>FB</sub> がV <sub>REFIN</sub> の90%または0.6V以上の場合にハイインピーダンスとなるオープンドレイン出力。PWRGDはV <sub>FB</sub> がそのレギュレーションポイントの90%を下回ると内部でローに強制されます。PWRGDはICがシャットダウンモード、V <sub>DD</sub> またはV <sub>IN</sub> がUVLOのスレッショルドを下回るか、またはICが熱シャットダウンの場合に内部でローに強制されます。
13	BST	ハイサイドMOSFETのドライバ電源。0.1μFのコンデンサでBSTをLXにバイパスしてください。
14, 15, 16	LX	インダクタ接続。LXの各端子は内部で相互に接続されています。LXの各端子を出力インダクタに接続してください。ICがシャットダウン状態ではLXはハイインピーダンスです。
17-20	PGND	電源グランド。PGNDの各端子は外部で電源グランドプレーンに接続してください。
21, 22, 23	IN	電源入力。入力電源の範囲は2.35V~3.6Vです。外部から22μFのセラミックコンデンサでPGNDにバイパスしてください。「標準アプリケーション回路」を参照してください。
24	EN	イネーブル入力。MAX8643Aをイネーブル/ディセーブルするためのロジック入力。
—	EP	エクスポーズパッド。熱性能を最適化するためには大きいグランドプレーンに接続してください。

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## ブロック図



# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## 標準アプリケーション回路




図1.  $V_{OUT} = 1.8V$ の場合の1MHz、全セラミックコンデンサの設計

## 詳細

高効率、電圧モードスイッチングレギュレータMAX8643Aは3Aの出力電流を提供することができます。MAX8643Aは2.35V~3.6Vの入力電源から0.6V~(0.9 ×  $V_{IN}$ )の出力電圧を提供し、ボードに搭載するポイントオブロード(POL)アプリケーションに最適です。出力電圧精度は負荷、電源、および温度の全範囲で±1%より良好です。

MAX8643Aのスイッチング周波数範囲が広いため、すべてをセラミックコンデンサとし、高速過渡応答とする設計が可能です。高い動作周波数によって、外付け部品が大きくなります。MAX8643Aは鉛フリー、小型(4mm × 4mm)の24ピンTQFNパッケージでご利用頂けます。REFINの機能によって、MAX8643AはDDRおよびトラッキング電源の最適な候補となります。内蔵の低 $R_{DS(ON)}$  (37mΩ) nチャネルMOSFETをハイおよびローサイドのスイッチに使用しているため、重負荷および高速スイッチング周波数で高効率を維持します。

MAX8643Aには広帯域(>14MHz)の電圧エラーアンプを使用する電圧モード制御方式を採用しています。電圧モード制御アーキテクチャのため、2MHzのスイッチング周波数が可能で、ボード面積が少なく済みます。オペアンプによる電圧エラーアンプはタイプIIIの補償で動作するため、高速過渡応答を得るために高周波

スイッチングの帯域幅を完全に使用することができます。ソフトスタート時間が調整可能であるため、起動時の入力突入電流を最小にする柔軟性を備えています。オープンドレインのパワーグッド(PWRGD)出力は $V_{FB}$ が $V_{REFIN}$ の90%または0.54Vに達するとハイインピーダンスになります。

## コントローラの機能

コントローラのロジックブロックは電源、負荷、および温度のさまざまな状態に対応してハイサイドMOSFETのデューティサイクルを決定する中央プロセッサです。電流制限や温度保護がトリガされない通常動作では、コントローラのロジックブロックはPWMコンパレータから出力を受け取り、ハイサイドとローサイドMOSFETの両方に対する駆動信号を生成します。ブレークビフォアメイクのロジックとブートストラップコンデンサを充電するタイミングはコントローラのロジックブロックによって計算されます。電圧エラーアンプからのエラー信号はPWMコンパレータによって発振器で生成されたランプ(傾斜)信号と比較され、必要とするPWM信号が作り出されます。ハイサイドスイッチは発振器サイクルの初めにオンになり、ランプ電圧が $V_{COMP}$ を超えるか、または電流リミットスレッショルドを超過した場合にオフになります。ローサイドスイッチはその後、発振器サイクルの残りの時間オンになります。

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

## 電流リミット

内部のハイサイドMOSFETの標準的な電流リミットスレッシュホールドは5.5Aです。LXから流出する電流がこのリミット値を超えると、ハイサイドMOSFETがオフになり、同期整流器がオンになります。同期整流器はインダクタ電流がローサイド電流リミットを下回るまで、オンのままです。このことによってデューティサイクルが小さくなり、電流リミットにならなくなるまで、出力電圧は低下します。MAX8643Aは出力が短絡された場合の過熱を防ぐためにヒカップモードを備えています。

電流リミットの間、 $V_{FB}$ が420mVを下回り、このレベルが12 $\mu$ sを超えて維持されると、デバイスはヒカップモードに入ります。すると、ハイサイドMOSFETと同期整流器はオフとなり、COMPとREFINの両方とも内部でローに強制されます。REFINとSSが相互に接続されている場合は、両方ともローに強制されます。デバイスは1024クロックサイクルの間、この状態に留まり、その後、128クロックサイクルの間、リスタートを試みます。障害に起因する電流リミットがクリアされると、デバイスは通常動作に復帰します。そうでない場合はデバイスが再びヒカップモードになります。

## ソフトスタートとREFIN

MAX8643Aは起動時に突入電流を制限するために、設定可能なソフトスタート機能を使用します。8 $\mu$ A (typ)の電流源はSSに接続された外付けコンデンサを充電します。ソフトスタート時間はSSとGND間に接続された外付けコンデンサの値で調整されます。必要とするコンデンサの値は次の式で決定されます。

$$C = \frac{8\mu\text{A} \times t_{SS}}{0.6\text{V}}$$

ここで、 $t_{SS}$ は所望のソフトスタート時間を秒で表したものです。MAX8643Aは外部からのリファレンス入力(REFIN)も備えています。このICはREFINに印加された電圧にFBをレギュレートさせます。外部リファレンスを使う場合、内部ソフトスタートは使用することが




図2. 外部リファレンスを使用する標準的なソフトスタートの実現例

できません。外部リファレンスを使う場合のソフトスタートの方法は図2に示されています。内部の0.6Vリファレンスを使う場合はREFINをSSに接続します。

## 低電圧ロックアウト(UVLO)

$V_{DD}$ が2V (typ)未満のとき、UVLO回路によってスイッチングが抑制されます。 $V_{DD}$ が2V (typ)を超えると、UVLOはクリアされて、ソフトスタート機能がアクティブになります。グリッチ耐性を持たせるために、100mVのヒステリシスが備わっています。

## BST

ハイサイドのnチャンネルスイッチ用のゲート駆動電圧はフライイングコンデンサの昇圧回路によって生成されます。BSTとLX間のコンデンサはローサイドMOSFETがオンの間に $V_{IN}$ 電源から充電されます。ローサイドMOSFETがオフになると、コンデンサの電圧はLXの上にスタックされて、内蔵ハイサイドMOSFETに必要なターンオン電圧を供給します。

## 周波数選択(FREQ)

スイッチング周波数は抵抗で500kHz~2MHzに設定可能です。ICのスイッチング周波数をFREQとGND間の抵抗( $R_{FREQ}$ )によって設定します。

$R_{FREQ}$ の計算は次式によります：

$$R_{FREQ} = \frac{50\text{k}\Omega}{0.95\mu\text{s}} \times \left( \frac{1}{f_S} - 0.05\mu\text{s} \right)$$

ここで、 $f_S$ は所望のスイッチング周波数をHzで表したものです。

## パワーグッド出力(PWRGD)

PWRGDはオープンドレイン出力であり、 $V_{FB}$ が0.9 x  $V_{REFIN}$ を超えるとハイインピーダンスになります。 $V_{FB}$ が最低48クロックサイクルの間、そのレギュレーションの90%を下回ると、PWRGDはローに強制されます。シャットダウン中、PWRGDはローとなっています。

## 表1. CTL1とCTL2による出力電圧の選択

CTL1	CTL2	$V_{OUT}$ (V)
GND	GND	0.6
$V_{DD}$	$V_{DD}$	0.7
GND	Unconnected	0.8
GND	$V_{DD}$	1.0
Unconnected	GND	1.2
Unconnected	Unconnected	1.5
Unconnected	$V_{DD}$	1.8
$V_{DD}$	GND	2.0
$V_{DD}$	Unconnected	2.5

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## 出力電圧の設定(CTL1、CTL2)

表1に示すように、出力電圧はCTL1とCTL2のロジック端子の状態によって設定可能です。CTL1とCTL2はV<sub>DD</sub>、無接続、およびGNDの3レベル入力です。

CTL1とCTL2のロジック状態は電源投入前のみ設定することができます。デバイスがイネーブルになった後はCTL1とCTL2を変更してはなりません。出力電圧を再設定する必要が生じたら、電源またはENをサイクルしてイネーブルの前に再設定してください。

## シャットダウンモード

ENをGNDに駆動すると、ICがシャットダウンし自己消費電流が12μA未満に低減します。シャットダウンになっていると、LXはハイインピーダンスです。ENをハイに駆動すると、MAX8643Aはイネーブルになります。

## 熱保護

熱過負荷保護によってデバイスの総消費電力が制限されます。接合部の温度がT<sub>J</sub>=+165°Cを超えると、熱センサがデバイスをシャットダウンに強制してダイを冷却します。接合部温度が20°C下がったら熱センサは再びデバイスをオンにするため、過負荷状態が続いていると、出力がパルス状態になります。熱シャットダウンから回復した後はソフトスタートシーケンスが始まります。

## アプリケーション情報

### INとV<sub>DD</sub>のデカップリング

高速スイッチング周波数によるノイズの影響を減らし、MAX8643Aの出力精度を最大にするために、22μFのコンデンサをV<sub>IN</sub>とPGND間に接続してV<sub>IN</sub>をデカップルしてください。同様にV<sub>DD</sub>とGND間に1μFを接続してV<sub>DD</sub>をデカップルしてください。これらのコンデンサは可能な限り、ICの近くに配置してください。

### インダクタの選択

次の式を使ってインダクタを選択します。

$$L = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{f_S \times V_{IN} \times LIR \times I_{OUT(MAX)}}$$

ここでLIRは最小デューティサイクルにおけるインダクタリップル電流の最大負荷電流に対する比です。最良の性能と安定性のためにはLIRを20%~40%に選定してください。

割り当てられた寸法に収まる最小のDC抵抗を持つインダクタを選定してください。多くの場合、粉末鉄フェライトコアのタイプが最良の性能を得ることができます。どのようなコア材質を使用しても、コアはMAX8643A

の電流限界で飽和しないように十分に大きくしなければなりません。

### 出力コンデンサの選択

出力コンデンサの重要な選択パラメータは容量値、ESR、ESL、および電圧定格の要件です。これらは全体の安定性、出力リップル電圧、およびDC-DCコンバータの過渡応答に影響します。出力リップルは出力コンデンサの蓄積電荷の変動、コンデンサのESRによる電圧降下、およびコンデンサのESLによる電圧降下によって起こります。出力コンデンサ、ESR、およびESLによる出力電圧リップルは次の式で計算してください。

$$V_{RIPPLE} = V_{RIPPLE(C)} + V_{RIPPLE(ESR)} + V_{RIPPLE(ESL)}$$

ここで、出力コンデンサ、ESR、およびESLによる出力のリップルは次の式で表されます。

$$V_{RIPPLE(C)} = \frac{I_{P-P}}{8 \times C_{OUT} \times f_S}$$

$$V_{RIPPLE(ESR)} = I_{P-P} \times ESR$$

$$V_{RIPPLE(ESL)} = \frac{I_{P-P}}{t_{ON}} \times ESL$$

$$V_{RIPPLE(ESL)} = \frac{I_{P-P}}{t_{OFF}} \times ESL$$

またはこの内の大きい方です。

インダクタ電流のピーク値(I<sub>p-p</sub>)は次の式で表されます。

$$I_{P-P} = \frac{V_{IN} - V_{OUT}}{f_S \times L} \times \frac{V_{OUT}}{V_{IN}}$$

これらの式は最初にコンデンサを選択するために使用してください。コンデンサの最終的な値は試作品または等価回路の試験によって決定してください。リップル電流を小さくすると、出力電圧リップルも小さくなります。インダクタのリップル電流はインダクタ値によって決まるため、出力電圧リップルはインダクタを大きくすると、減少します。コンバータのスイッチング周波数でESRとESLが小さいセラミックコンデンサを使用してください。ESLによるリップル電圧はセラミックコンデンサを使用すると無視されます。

負荷の過渡応答は選択した出力コンデンサに依存します。負荷の過渡時には出力は瞬時にESR × ΔI<sub>LOAD</sub>だけ変化します。コントローラが応答可能となるまでは出力はさらに偏移しますが、それはインダクタおよび出力コンデンサの値に依存します。短時間の後、コントローラは応答してその規定した値に出力電圧をレギュレートして戻します。コントローラの応答時間はクローズドループ

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

の帯域幅に依存します。帯域幅が広いと、応答時間が短くなり、出力がそのレギュレーション値からさらに偏移することが防がれます。詳細は「補償設計」の項を参照してください。

## 入力コンデンサの選択

入力コンデンサによって入力電源から引き出される電流ピークが減少して、ICのスイッチングノイズが減少します。入力リップル電圧を仕様値以内にして高周波ノイズが入力源に戻されるのを最小化するためには、総合入力容量は次の式で与えられる値以上にしなければなりません。

$$C_{IN\_MIN} = \frac{D \times t_s \times I_{OUT}}{V_{IN\_RIPPLE}}$$

ここで、 $V_{IN\_RIPPLE}$ は入力コンデンサ両端間に許容される最大入力リップル電圧であり、最小入力電圧の2%より小さくすることを推奨します。Dはデューティサイクル( $V_{OUT}/V_{IN}$ )、 $t_s$ はスイッチング周期( $1/f_s$ )です。

スイッチング周波数における入力コンデンサのインピーダンスは入力源のインピーダンスよりも小さくして、高周波のスイッチング電流が入力源へ流れ出るのではなく、入力コンデンサへ流れるようにします。電源インピーダンスの方を大きくするためには、入力コンデンサの容量を大きくします。入力コンデンサはスイッチング電流によって与えられるリップル電流要件に適合しなければなりません。入力リップル電流のRMS値は次の式で与えられます。

$$I_{RIPPLE} = I_{LOAD} \times \sqrt{\frac{V_{OUT} \times (V_{IN} - V_{OUT})}{V_{IN}}}$$

ここで、 $I_{RIPPLE}$ は入力リップル電流のRMS値です。

## 補償設計

電源の伝達関数は2重ポールと1個のゼロで構成されます。2重ポールは出力フィルタ用のインダクタLと出力フィルタ用コンデンサ $C_O$ によって作られます。出力フィルタ用のコンデンサのESRがゼロを決定します。2重ポールとゼロ周波数は次の式で与えられます。

$$f_{P1\_LC} = f_{P2\_LC} = \frac{1}{2\pi \times \sqrt{L \times C_O \times \left( \frac{R_O + ESR}{R_O + R_L} \right)}}$$

$$f_{Z\_ESR} = \frac{1}{2\pi \times ESR \times C_O}$$

ここで、 $R_L$ は出力インダクタのDCRと内部スイッチ抵抗の $R_{DS(ON)}$ の和に等しい値です。 $R_{DS(ON)}$ の標準的な値は37mΩです。 $R_O$ は出力負荷抵抗であり、定格出力

電圧を定格出力電流で除算したものに等しくなります。ESRは出力フィルタコンデンサの総合等価直列抵抗です。同じタイプの出力コンデンサを2個以上並列にすると、上述の式のESRの値は1個の出力コンデンサのESRを出力コンデンサの総数で除算した値に等しくなります。

MAX8643Aのスイッチング周波数が高いため、セラミック出力コンデンサの使用が可能です。セラミックコンデンサのESRは通常非常に小さいため、その関連する伝達関数のゼロはユニティゲインのクロスオーバー周波数の $f_C$ よりも高くなり、そのゼロは出力フィルタ用インダクタとコンデンサで形成される2重ポールの補償に使うことができません。2重ポールによって40dB/decadeの利得低下と180°/decadeの位相シフトが生じます。安定な広帯域幅のクロズドループシステムを達成するためにはエラーアンプはこの利得低下と位相シフトを補償しなければなりません。したがって、図3と図4に示すようにタイプIIIの補償を使用してください。タイプIII補償は3つのポールと2つのゼロを備えて、最初のポールの $f_{P1\_EA}$ はゼロ周波数(DC)にあります。タイプIII補償のその他のポールとゼロの位置は次の式で与えられます。

$$f_{Z1\_EA} = \frac{1}{2\pi \times R1 \times C1}$$




図3. タイプIIIの補償回路

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A




図4. タイプIII補償の図示

$$f_{Z1\_EA} = \frac{1}{2\pi \times R1 \times C1}$$

$$f_{P3\_EA} = \frac{1}{2\pi \times R1 \times C2}$$

$$f_{P2\_EA} = \frac{1}{2\pi \times R2 \times C3}$$

上述の式は $C1 \gg C2$ 、および $R3 \gg R2$ の仮定で成立しますが、これはたいていのアプリケーションに当てはまりません。これらのポールとゼロの配置は電源の伝達関数の2重ポールとESRゼロの周波数によって決定されます。それは所望のクローズドループ帯域幅の関数でもあります。次の項ではMAX8643Aの必要とする補償用部品を計算するための順を追った設計手法を概説します。MAX8643Aの出力電圧がプリセット電圧に設定されると、R3はICの内部にあり、R4は存在しません(図3b)。MAX8643Aを外部から設定する場合(図3a)、出力電圧は次の式で決定されます。

$$R4 = \frac{0.6 \times R3}{(V_{OUT} - 0.6)}$$

クローズドループのゼロクロス周波数の $f_c$ はスイッチング周波数の $f_s$ の10%~20%になければなりません。ゼロクロス周波数が高いと過渡応答が速くなります。 $f_c$ を選定すると、C1は次の式で計算されます。

$$C1 = \frac{2.5V_{IN}}{2 \times \pi \times R3 \times (1 + \frac{R_L}{R_O}) \times f_c}$$

出力のLCによる2重ポールはダンピングが不足する性質を持っているため、十分な位相戻しを行うために、タイプIII補償の2つのゼロはLCによる2重ポールの周波数よりも低くしてください。LCによる2重ポール周波数の80%に2つのゼロ周波数を設定します。

したがって、

$$R1 = \frac{1}{0.8 \times C1} \times \sqrt{\frac{L \times C_O \times (R_O + ESR)}{R_L + R_O}}$$

$$C3 = \frac{1}{0.8 \times R3} \times \sqrt{\frac{L \times C_O \times (R_O + ESR)}{R_L + R_O}}$$

2番目の補償ポール $f_{P2\_EA}$ を $f_{Z\_ESR}$ に設定すると、

$$R2 = \frac{C_O \times ESR}{C3}$$

位相マージンをいくらか得るために、3番目の補償ポールをスイッチング周波数の1/2に設定してください。C2は次の式で計算してください。

$$C2 = \frac{1}{\pi \times R1 \times f_s \times 2}$$

上述の式はゼロクロス周波数が2重ポールの周波数よりもずっと高い場合に正確な補償を提供します。ゼロクロス周波数が2重ポール周波数に近い場合は、実際のゼロクロス周波数は計算された周波数よりも高くなります。この場合、R1の値を小さくすると、ゼロクロス周波数が下がります。ゼロクロス周波数が200kHzを超える場合は位相マージンを大きくするために、タイプIIIの3番目のポールをスイッチング周波数の近くに設定してください。R3として推奨する範囲は2kΩ~10kΩです。異なった電圧を設定するためにR4のみを変更してもループ補償は変わりません。

## プリバイアス出力へのソフトスタート

PREBIAS端子に何も接続しないと、MAX8643Aは出力コンデンサを放電しないで、プリバイアスした出力にソフトスタートすることができます。この種の動作を単調な起動と言います。しかし、ソフトスタートする間の出力電圧のグリッチを避けるためには、ソフトスタート期間の終わりにインダクタ電流は連続通導することが保証されなければなりません。これは次の式を満たせば可能です。

$$C_O \times \frac{V_O}{t_{SS}} \geq \frac{I_{P-P}}{2}$$

# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

ここで $C_O$ は出力コンデンサ、 $V_O$ は出力電圧、 $t_{SS}$ はソフトスタートコンデンサの $C_{SS}$ によって設定されるソフトスタート時間、そして $I_{p,p}$ はピークトゥピークのインダクタリップル電流です。(これは「出力コンデンサの選択」の項で定義されています)。アプリケーションによっては、これらのパラメータの1つが他のパラメータの選択を規制することになります。上述のパラメータの選択例に対して「標準動作特性」の「Starting into Prebias Output」の波形を参照してください。PREBIAS端子をGNDに接続すると、プリバイアソフトスタートがディセーブルとなり、MAX8643Aは出力コンデンサに存在する電圧を放電し、ソフトスタートを開始します。


## PCBのレイアウトと熱性能について

注意深いPCBのレイアウトはノイズのない安定な動作を達成するために重要です。最適な性能を得るためにはMAX8643AのEVキットのレイアウトをそのまま使用することを強く推奨します。そのまま使用することができない場合は優れたPCBレイアウトにするために以下のガイドラインに従ってください。

- 1) 入力および出力コンデンサを電源のグランドプレーンに接続します。その他のコンデンサはすべて信号グランドプレーンに接続してください。
- 2)  $V_{DD}$ 、 $V_{IN}$ 、およびSSのコンデンサはICに可能な限り近く配置し、その対応する端子は直接配線を用いてください。電源用グランドプレーン(PGNDに接続する)と信号用グランドプレーン(GNDに接続する)は分離してください。
- 3) 大電流経路は短く幅広くしてください。スイッチング電流の経路は短く、LX、出力コンデンサ、および入力コンデンサで形成されるループ面積を最小化してください。

- 4) さらに効率を改善し長期安定性を得るためにICの冷却に役立つようIN、LX、およびPGNDを個別に大きい銅領域に接続してください。
- 5) すべてのフィードバック接続を短く直接的にしてください。フィードバック抵抗と保証部品は可能な限りICの近くに配置してください。
- 6) LXなどの高速スイッチングノードの経路は敏感なアナログ領域(FB、COMP)から離してください。

## ピン配置



## チップ情報

PROCESS: BiCMOS



# スイッチ内蔵、3A、2MHzの ステップダウンレギュレータ

MAX8643A

## パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、[japan.maxim-ic.com/packages](http://japan.maxim-ic.com/packages)をご参照下さい。)

COMMON DIMENSIONS													EXPOSED PAD VARIATIONS											
PKG REF.	12L 4x4			16L 4x4			20L 4x4			24L 4x4			28L 4x4			PKG CODES	D2			E2			DOWN BONDS ALLOWED	
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.		MIN.	NOM.	MAX.	MIN.	NOM.	MAX.		
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	T1244-3	1.95	2.10	2.25	1.95	2.10	2.25	YES	
A1	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	T1244-4	1.95	2.10	2.25	1.95	2.10	2.25	NO	
A2	0.20 REF			0.20 REF			0.20 REF			0.20 REF			0.20 REF			T1644-3	1.95	2.10	2.25	1.95	2.10	2.25	YES	
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.18	0.23	0.30	0.15	0.20	0.25	T1644-4	1.95	2.10	2.25	1.95	2.10	2.25	NO	
D	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T2044-2	1.95	2.10	2.25	1.95	2.10	2.25	YES	
E	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T2044-3	1.95	2.10	2.25	1.95	2.10	2.25	NO	
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.			T2444-2	1.95	2.10	2.25	1.95	2.10	2.25	YES	
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	T2444-3	2.45	2.60	2.63	2.45	2.60	2.63	YES	
L	0.45	0.55	0.65	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.30	0.40	0.50	T2444-4	2.45	2.60	2.63	2.45	2.60	2.63	NO	
N	12			16			20			24			28			T2844-1	2.50	2.60	2.70	2.50	2.60	2.70	NO	
ND	3			4			5			6			7											
NE	3			4			5			6			7											
JEDEC Var.	VGG3			VGGC			WGGD-1			WGGD-2			VGGE											

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.

⚠ THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.

⚠ DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.

⚠ ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.

- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220, EXCEPT FOR T2444-3, T2444-4 AND T2844-1.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
  - COPLANARITY SHALL NOT EXCEED 0.08mm
  - WARPAGE SHALL NOT EXCEED 0.10mm
- LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.
- NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY

-DRAWING NOT TO SCALE-

<b>DALLAS SEMICONDUCTOR</b>				<b>MAXIM</b>			
TITLE PACKAGE OUTLINE, 12, 16, 20, 24, 28L THIN QFN, 4x4x0.8mm							
APPROVAL	DOCUMENT CONTROL NO.			REV.	E		
	21-0139				2/2		

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)  
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

16 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**

© 2007 Maxim Integrated Products

**MAXIM** is a registered trademark of Maxim Integrated Products, Inc.