

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

概要

6ピンTDFNパッケージで提供されるMAX6900 I²C-コンパチブル、リアルタイムクロック(RTC)はリアルタイムクロック/カレンダー及び31バイト x 8ビット幅のスタティックランダムアクセスメモリ(SRAM)を装備しています。このリアルタイムクロック/カレンダーは秒、分、時、日、月及び年の情報を提供し、月の最終日は、2100年までのうるう年の補正を含めて月に合わせて31日以内に自動的に調整されます。クロックは24時間またはAM/PMインジケータ付きの12時間フォーマットのいずれかで動作します。

アプリケーション

ポータブル機器
POS機器
インテリジェント機器
バッテリー駆動機器


Maxim Integrated Products, Inc.または二次ライセンスを受けている同社の関連会社のI²C部品の購入により、これらの部品をI²Cシステムで使用するためのPhilips社のI²C特許権に基づくライセンスが許諾されたこととなります。但し、システムがPhilips社により定義されたI²C標準規格に合致していることを必要とします。

リアルタイムクロック関連製品

PART	SERIAL BUS	SRAM	ALARM FUNCTION	OUTPUT FREQUENCY	PIN-PACKAGE
MAX6900	I ² C compatible	31 x 8	—	—	6 TDFN
MAX6901	3-wire	31 x 8	Polled	32kHz	8 TDFN
MAX6902	SPI™ compatible	31 x 8	Polled	—	8 TDFN

SPIはMotorola, Inc.の商標です。

ピン配置




特長

- ◆ リアルタイムクロックが秒、分、時、日、月、年を計測
- ◆ 2100年までのうるう年を補正
- ◆ 高速(400kHz)I²Cバスコンパチブルインタフェース：2.0V~5.5V
- ◆ スクラッチパッド日付保存用 31 x 8 SRAM
- ◆ 標準32.768kHz、12.5pF負荷、ウォッチクリスタルを使用
- ◆ 超低電流225nAタイムキーピング回路
- ◆ クロックレジスタ又はSRAMの読み取り又は書き込み用のシングルバイト又はマルチバイト(バーストモード)でのデータ送信
- ◆ 3mm x 3mm x 0.8mmの6ピンTDFN表面実装パッケージ
- ◆ 外付けクリスタルバイアスレジスタおよびコンデンサ不要

型番

PART	TEMP RANGE	PIN-PACKAGE	TOP MARK
MAX6900ETT-T	-40°C to +85°C	6 TDFN	AEU

標準動作回路



I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

ABSOLUTE MAXIMUM RATINGS

V _{CC} to GND	-0.3V to +6V	Continuous Power Dissipation (T _A = +70°C)	
All Other Pins to GND	-0.3V to (V _{CC} + 0.3V)	6-Pin TDFN (derate 24.4mW/°C above +70°C)	1951.0mW
Input Current		Operating Temperature Range	T _{MIN} to T _{MAX}
All Pins	±20mA	MAX6900 ETT-T	T _{MIN} = -40°C, T _{MAX} = +85°C
Output Current		Junction Temperature	+150°C
All Outputs	±20mA	Storage Temperature Range	-65°C to +150°C
Rate of Rise, V _{CC}	100V/μs	ESD Protection (all pins, Human Body model)	±2000V
		Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC ELECTRICAL CHARACTERISTICS

(V_{CC} = +2.0V to +5.5V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +3.3V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Voltage Range	V _{CC}		2		5.5	V
Active Supply Current (Note 2)	I _{CC}	V _{CC} = +2.0V			30	μA
		V _{CC} = +5.0V			110	
Timekeeping Supply Current (Note 3)	I _{TK}	V _{CC} = +2.0V		0.225	0.630	μA
		V _{CC} = +5.0V		1.2	1.7	
2-WIRE DIGITAL INPUTS SCL, SDA						
Input High Voltage	V _{IH}		0.7 x V _{CC}			V
Input Low Voltage	V _{IL}				0.3 x V _{CC}	V
Input Hysteresis (Note 5)	V _{HYS}		0.05 x V _{CC}			V
Input Leakage Current (Note 4)		0 < V _{IN} < V _{CC}	-10		10	nA
Input Capacitance (Note 5)					10	pF
2-WIRE DIGITAL OUTPUT SDA						
Output Low Voltage	V _{OL}	I _{SINK} = 4mA			0.4	V

AC ELECTRICAL CHARACTERISTICS

(V_{CC} = +2.0V to +5.5V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +3.3V, T_A = +25°C.) (Notes 1, 6)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
OSCILLATOR						
X1 to Ground Capacitance				25		pF
X2 to Ground Capacitance				25		pF
FAST I²C-BUS-COMPATIBLE TIMING						
SCL Clock Frequency	f _{SCL}		0		400	kHz
Bus Free Time Between STOP and START Condition (Note 4)	t _{BUF}		1.3			μs

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

AC ELECTRICAL CHARACTERISTICS (continued)

(V_{CC} = +2.0V to +5.5V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +3.3V, T_A = +25°C.) (Notes 1, 6)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Hold Time After (Repeated) START Condition (After this Period, the First Clock Is Generated)	t _{HD:STA}		0.6			μs
Repeated START Condition Setup Time	t _{SU:STA}		0.6			μs
STOP Condition Setup Time	t _{SU:STO}		0.6			μs
Data Hold Time (Note 7)	t _{HD:DAT}		0		0.9	μs
Data Setup Time	t _{SU:DAT}		100			ns
SCL Low Period	t _{LOW}		1.3			μs
SCL High Period	t _{HIGH}		0.6			μs
Minimum SCL/SDA Rise Time (Note 8)	t _r			20 + 0.1C _B		ns
Maximum SCL/SDA Rise Time (Note 8)	t _r			300		ns
Minimum SCL/SDA Fall Time (Receiving) (Notes 8, 9)	t _f			20 + 0.1C _B		ns
Maximum SCL/SDA Fall Time (Receiving) (Notes 8, 9)	t _f			300		ns
Minimum SDA Fall Time (Transmitting) (Notes 8, 9)	t _f			20 + 0.1C _B		ns
Maximum SDA Fall Time (Transmitting) (Notes 8, 9)	t _f			250		ns
Pulse Width of Spike Suppressed	t _{SP}			50		ns
Capacitive Load for Each Bus Line	C _B				400	pF

Note 1: All parameters are 100% tested at T_A = +25°C. Limits over temperature are guaranteed by design and not production tested.

Note 2: I_{CC} is specified with SCL = 400kHz and SDA = 400kHz.

Note 3: I_{T_K} is specified with SCL = Logic High (4.7kΩ pullup resistor) and SDA = Logic High (4.7kΩ pullup resistor); I²C-compatible bus inactive.

Note 4: MAX6900 I/O pins do not obstruct the SDA and SCL lines if V_{CC} is switched off.

Note 5: Guaranteed by design. Not subject to production testing.

Note 6: All values referred to V_{IH min} and V_{IL max} levels.

Note 7: The MAX6900 internally provides a hold time of at least 300ns for the SDA signal (referred to the V_{IH min} of the SCL signal) in order to bridge the undefined region of the falling edge of SCL.


Note 8: C_B = total capacitance of one bus line in pF.

Note 9: The maximum t_f for the SDA and SCL bus lines is specified at 300ns. The maximum fall time for the SDA output stage t_f is specified at 250ns. This allows series protection resistors to be connected between the SDA/SCL pins and the SDA/SCL bus lines without exceeding the maximum specified t_f.

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

標準動作特性

(T_A = +25°C, unless otherwise noted.)



端子説明

端子	名称	機能
1	VCC	電源供給
2	X1	32.768kHz外部クリスタル
3	X2	32.768kHz外部クリスタル
4	GND	グラウンド
5	SCL	I ² Cバスコンパチブルクロック入力
6	SDA	I ² Cバスコンパチブルデータ入力/出力
—	PAD	グラウンド

詳細

MAX6900には8個のタイムキーピングレジスタ、バーストアドレスレジスタ、コントロールレジスタ、オンチップ32.768kHz発振器回路、及び直列2線I²Cコンパチブルインタフェースが装備されています。また、31バイト、8ビット幅のSRAMも内蔵されています。時間とカレンダーデータは2進化10進数(BCD)形式でレジスタに保存されています。図1にはI²Cバスコンパチブルタイミングダイアグラムが示されています。図2はMAX6900のファンクションダイアグラムです。

リアルタイムクロック

RTCは秒、分、時、日、月、及び年の情報を提供します。月の最終日は、2100年までのうるう年の補正を含めて月に合わせて31日以内に自動的に調整されます。




図1. 詳細I²Cバスタイミング図

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ




図3. I²Cバスシステム構成図




図4. I²Cバスのスタート及びストップコンディション




図5. I²Cバスビット伝送

スタートコンディションの発生後、1ビットのデータがそれぞれのクロックパルスへ伝送されます。SDA上のデータは、クロックパルスが高い間、データが変化する間は制御信号とみなされるので、安定状態であればなりません(図5)。スタートコンディションが発生した時はいつでも、前のデータ伝送の完了いかんにかかわらず、スレーブIDは直ちに後続しなければなりません。

いかなるデータもI²Cシリアルバスコンパチブルインタフェース上に伝達される前に、応答を期待されるデバイスが最初にアドレスされます。スタート(S)手順後送られた最初のバイトは、アドレスバイト又は7ビットの

スレーブIDです。MAX6900はスレーブトランスミッタ/レシーバとして作用します。従って、SCLは単なる入力クロック信号であり、SDAは二方向データラインになります。MAX6900のスレーブアドレスは図6に示されています。




図6. I²Cバススレーブアドレス又は7ビットスレーブID

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ




図7. I²Cバスアクリッジ

起動と停止状態間の無制限数のデータバイトがトランスミッタとレシーバ間で送信できます。それぞれの8ビットバイトの後にアクリッジバイトが続きます。また、マスタレシーバは受信したそれぞれのバイトの後に、スレーブトランスミッタからクロックが発信されたというアクリッジを発生する必要があります。

アクリッジを発生するデバイスはアクリッジクロックパルスが高い時にSDAラインがローに安定するようにSDAラインをプルダウンしなければなりません(セットアップとホールド時間も満足されていなければなりません)(図7)。マスタレシーバは、スレーブからクロック発信された最後のバイトにアクリッジを発生しないことで、トランスミッタにデータの最後を知らせなければなりません。この場合、トランスミッタはマスタがストップコンディションを発生できるように、SDAをハイの状態にしておく必要があります。現行のデータバイト伝送が完了する前にストップ条件が受信されると、最後の不完全なバイトは無視されます。

スタートコンディション後に送信される2番目のデータバイトはアドレス/コマンドバイトです(図8)。各データ伝送はアドレス/コマンドバイトで開始されます。MSB(ビット7)はロジック1でなければなりません。MSBが0の時、MAX6900への書き込みは無効になります。ビット6は、ロジック0ならクロック/カレンダー、ロジック1ならRAMデータを指定します(表1と2)。ビット1から5は特定のレジスタを入力か出力に指定します。ロジック0ならLSB(ビット0)は書き込み動作(入力)を指定し、ロジック1なら読み取り動作(出力)を指定します。コマンドバイトは常にMSB(ビット7)から開始される入力です。




図8. アドレス/コマンドバイト

タイムキーピングレジスタからの読み取り

タイムキーピングレジスタ(秒、分、時、日、月、年及び世紀)は、シングルリードまたはバーストリードのいずれかを使って読み取ります。クロックは連続的に作動し、リードは有限の時間がかかるため、クロックカウンタがリード動作中に変化し、それによって不正確なタイムキーピングデータが報告されます。MAX6900では、クロックカウンタデータはラッチによってバッファされています。(アドレス/コマンドバイトがマスタによってタイムキーピングレジスタへ発信された後スレーブアクリッジビットが送信された時にSCLの立下りエッジの)I²Cバスコンパチブルリードコマンドによって、クロックカウンタデータがラッチされます。これは正確な時間データが読み取られることを確認するために、秒カウンタの更新と同時に発生しないように、衝突検出回路によって保証されます。これにより読み出し中の時間データの変化を避けることができます。クロックカウンタはリード動作中も継続して正確な時間を計時し維持します。

タイムキーピングレジスタを個別にそれぞれ読み出すためにシングルリードを使う場合、受信の終わりにて、エラーチェックを実行して下さい。潜在的なエラーは、

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

表1. レジスタアドレス定義

FUNCTION	A7	A6	A5	A4	A3	A2	A1	A0	VALUE	D7	D6	D5	D4	D3	D2	D1	D0
CLOCK																	
SEC	1	0	0	0	0	0	0	RD	00-59	7	10 SEC		1 SEC				
								/W	*POR STATE	0	0	0	0	0	0	0	0
MIN	1	0	0	0	0	0	1	RD	00-59	0	10 MIN		1 MIN				
								/W	*POR STATE	0	0	0	0	0	0	0	0
HR	1	0	0	0	0	1	0	RD	00-23	12/24	0	10 HR	10 HR	1 HR			
							/W	01-12	1/0	A/P		0/1					
									*POR STATE	0	0	0	0	0	0	0	0
DATE	1	0	0	0	0	1	1	RD	01-28/29	0	0	10 DATE		1 DATE			
								/W	01-30								
									01-31								
									*POR STATE	0	0	0	0	0	0	0	1
MONTH	1	0	0	0	1	0	0	RD	01-12	0	0	0	10M	1 MONTH			
								/W	*POR STATE	0	0	0	0	0	0	0	1
DAY	1	0	0	0	1	0	1	RD	01-07	0	0	0	0	0	WEEK DAY		
								/W	*POR STATE	0	0	0	0	0	0	0	1
YEAR	1	0	0	0	1	1	0	RD	00-99	10 YEAR			1 YEAR				
								/W	*POR STATE	0	1	1	1	0	0	0	0
CONTROL	1	0	0	0	1	1	1	RD		WP	0	0	0	0	0	0	0
								/W	*POR STATE	0	0	0	0	0	0	0	0
CENTURY	1	0	0	1	0	0	1	RD	00-99	1000 YEAR			100 YEAR				
								/W	*POR STATE	0	0	0	1	1	0	0	1
RESERVED	1	0	0	1	0	1	1	RD		0	0	0	0	0	0	0	0
								/W	*POR STATE	0	0	0	0	0	1	1	1
CLOCK BURST	1	0	1	1	1	1	1	RD									
								/W									

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

表1. レジスタアドレス定義(続き)

FUNCTION	A7	A6	A5	A4	A3	A2	A1	A0	VALUE	D7	D6	D5	D4	D3	D2	D1	D0
CLOCK																	
RAM																	
RAM 0	1	1	0	0	0	0	0	RD	RAM DATA 0	x	x	x	x	x	x	x	x
								/W									
RAM 30	1	1	1	1	1	1	0	RD	RAM DATA 30	x	x	x	x	x	x	x	x
								/W									
RAM BURST	1	1	1	1	1	1	1	RD									
								/W									

注：「POR STATE」は、レジスタ内容のパワーオンリセット状態を定義しています。

表2. 6面レジスタアドレス定義

HEX REGISTER ADDRESS/DESCRIPTION			
WRITE ADDRESS/ COMMAND BYTE (HEX)	READ ADDRESS/ COMMAND BYTE (HEX)	DESCRIPTION	POR CONTENTS
80	81	Seconds	00
82	83	Minutes	00
84	85	Hours	00
86	87	Date	01
88	89	Month	01
8A	8B	Day	01
8C	8D	Year	70
8E	8F	Control	00
92	93	Century	19
96	97	Reserved	07
BE	BF	Clock Burst	N/A
C0	C1	RAM 0	Indeterminate
C2	C3	RAM 1	Indeterminate
C4	C5	RAM 2	Indeterminate
C6	C7	RAM 3	Indeterminate
C8	C9	RAM 4	Indeterminate
CA	CB	RAM 5	Indeterminate
CC	CD	RAM 6	Indeterminate
CE	CF	RAM 7	Indeterminate

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

表2. 16進レジスタアドレス定義(続き)


HEX REGISTER ADDRESS/DESCRIPTION			
WRITE ADDRESS/COMMAND BYTE (HEX)	READ ADDRESS/COMMAND BYTE (HEX)	DESCRIPTION	POR CONTENTS
D0	D1	RAM 8	Indeterminate
D2	D3	RAM 9	Indeterminate
D4	D5	RAM 10	Indeterminate
D6	D7	RAM 11	Indeterminate
D8	D9	RAM 12	Indeterminate
DA	DB	RAM 13	Indeterminate
DC	DD	RAM 14	Indeterminate
DE	DF	RAM 15	Indeterminate
E0	E1	RAM 16	Indeterminate
E2	E3	RAM 17	Indeterminate
E4	E5	RAM 18	Indeterminate
E6	E7	RAM 19	Indeterminate
E8	E9	RAM 20	Indeterminate
EA	EB	RAM 21	Indeterminate
EC	ED	RAM 22	Indeterminate
EE	EF	RAM 23	Indeterminate
F0	F1	RAM 24	Indeterminate
F2	F3	RAM 25	Indeterminate
F4	F5	RAM 26	Indeterminate
F6	F7	RAM 27	Indeterminate
F8	F9	RAM 28	Indeterminate
FA	FB	RAM 29	Indeterminate
FC	FD	RAM 30	Indeterminate
FE	FF	RAM Burst	N/A

他の全てのレジスタが読み出される前に秒カウンタが増加すると発生します。例えば、13:59:59から14:00:00への移行がタイムキーピングレジスタのシングルリード動作中に発生すると仮定すると、最終的なデータは14:59:59となり、これは誤ったリアルタイムデータとなります。シングルリード動作でこれを防ぐためには、まず秒レジスタを読み出して(最初の秒)、この値を将来の比較のために保存します。残りのタイムキーピングレジスタが読み出されてから、秒レジスタを再度読み出します(最後の秒)。最初の秒の値が59ならば、最後の秒も59であることを確認します。違う場合は、タイムキーピングレジスタのシングルリードプロセス全体を繰り返して下さい。最後の秒の値と最初の秒の値を比較するとタイムキーピングデータの読み出し(差は常に1秒以下にして下さい)にバス遅延の問題があるかどうかわかります。連続のシングルリードは、100kHzの

バス速度を使って、7つのタイムキーピングレジスタ全てを読み出し、秒レジスタの2度目の読み出しを2.5ms以下で実行します。

タイムキーピングレジスタを読み出す最も正確な方法はバーストリードです。バーストリードモードでは、メインタイムキーピングレジスタ(秒、分、時、日、月、年)とコントロールレジスタが順に読み出されます。メインタイムキーピングレジスタとコントロールレジスタは、バーストリード機能を適切に実行するためには、8バイトの8つのレジスタを1グループとして読み出されなければなりません。7つのタイムキーピングレジスタは、バーストリードコマンドを受信するとラッチされます。バーストリードが1秒以下で終わると推定して、実際の時間とリードタイムの間に発生する最悪の誤差は1秒です。

表3. データ伝送要約図



I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

タイムキーピングレジスタへの書き込み

時刻と日付はタイムキーピングレジスタへ書き込むことによって設定することができます(秒、分、時、日、月、年及び世紀)。不完全な書き込み動作による現在時間の変更を避けるため、現在時間の値は、クロックカウンタへ直接書き込まれることをバッファします。現在時間データは、データ入力バイトがMAX6900へ送信される前に、スレーブアクノリッジビットのSCLの立下りエッジで、このバッファにロードされます。クロックカウンタはカウントを続けます。この入力バッファの現在のコンテンツは新しいデータに置き換えられます。時間更新データは、I²C-バスコンパチブルライト動作の最後に、ストップビットによってクロックカウンタへロードされます。衝突検出回路は、正確な時間データの書き込みを保証するため、これが秒カウンタの更新と同時に起きないことを確認します。これによって、ライト動作中の時間データの変更が避けられます。不完全なライト動作は、時間更新手順を打ち切り、入力バッファのコンテンツが廃棄されます。クロックカウンタは、ストップビット後の最初の1秒クロックサイクルを使って新しい時間データを反映します。

各タイムキーピングレジスタへ書き込むために1つのライト動作を使う場合、エラーチェックが必要です。もし秒レジスタが更新されるべきものであれば、まず更新しその後読み出してその値を最初の秒として保存します。残りのタイムキーピングレジスタを更新し、秒レジスタを再度読み出して下さい(最後の秒)。最初の秒が59だったら、59のままであることを確認して下さい。最初の秒が59でなければ、最後の秒が最初の秒の1秒以内であることを確認して下さい。秒レジスタに書き込まれないならば、秒レジスタを最初に読み出し、値を最初の秒として保存して下さい。必要なタイムキーピングレジスタに書き込み、秒レジスタを再度読み出して下さい(最後の秒)。最初の秒が59なら、まだ59であることを確認して下さい。最初の秒が59でなければ、最後の秒が最初の秒の1秒以内であることを確認して下さい。

シングルライトとバーストライトの両方が可能ですが、バーストライトモードがタイムキーピングレジスタに書き込むための最も正確な方法です。バーストライトでは、メインタイムキーピングレジスタ(秒、分、時、日、月及び年)とコントロールレジスタが順を追って書き込まれます。バーストライト機能を適切に実行するために、メインタイムキーピングレジスタ全てとコントロールレジスタは、各8バイトの8つのレジスタを1グループとして書き込まれなければなりません。7つのメインタイムキーピングレジスタは全て、I²C-バスコンパチブルライト動作の最後のストップビットによってクロックカウンタへ同時にロードされます。バースト

ライトが1秒以下で終わると推定すると、実際の時間とライトタイム更新の間に発生する最悪の誤差は1秒です。
注：時間または日付レジスタを書き込んだ後、2.5ms間は読み込み、または書き込み動作を行うことはできません。

ライト保護ビット

コントロールレジスタのビット7はライト保護ビットです。下位7ビット(ビット0から6)はゼロに強制され、読み出しの際には常にゼロで読み出されます。クロックまたはRAMへのライト動作の前は、ビット7がゼロでなければなりません。ハイの場合は、ライト保護ビットは他のレジスタに対するライト動作を阻止します。

AM-PM/12Hr-24Hrモード

時間レジスタのビット7は12Hrまたは24Hrのモードセレクトビットとして定義されます。ハイの場合、12Hrモードが選択されます。12Hrモードでは、ロジックハイがPMの場合、ビット5がAM/PMビットです。24Hrモードでは、ビット5は2番目の10Hrビット(20Hrから23Hr)です。

クロックバーストモード

クロックバーストレジスタ(BEhはライト、BFhはリード)のアドレッシングは、バーストモード動作を指定します。このモードでは、最初の8つのクロック/カレンダーレジスタは、アドレス/コマンド81h(リード)または80h(ライト)のビット7から始まる、読み出し、書き込みを連続して実行することが可能です。ライトクロック/カレンダーバーストモードが指定された時、ライト保護ビットがハイに設定されていると、8つのクロック/カレンダーレジスタ、またはコントロールレジスタのいずれへもデータが送信されません。バーストモードでクロックレジスタに書き込む時、データを送信させるために、初めの8つのレジスタが書き込まれていなければなりません。

RAM

スタティックRAMは、RAMアドレススペースに連続的にアドレスされた31バイトです。偶数のアドレス/コマンド(C0h-FCh)はライトに使われ、奇数のアドレス/コマンド(C1h-FDh)はリードに使われます。RAMのコンテンツはスタティックで、V_{CC}が2Vに下がっても有効のままです。

RAMバーストモード

RAMバーストレジスタへのアドレッシング(EFhはライト、FFhはリード)は、バーストモード動作を指定します。このモードでは、31のRAMロケーションで、アドレス/コマンドC1h(リード)またはC0h(ライト)のビット7から始まる、読み出し、書き込みを連続して実行することが可能です。バーストモードでRAMへ書き込み中にデータ

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

送信のための31バイトすべてを書き込む必要はありません。書き込まれる各バイトはRAMに送信されます。RAMバーストモードが指定された時、ライト保護ビットがハイに設定されていると、データはどのRAMロケーションにも転送されません。31バイト以上のデータのバーストライトはMAX6900でエラーデータの原因となることがあります。

パワーオンリセット(POR)

MAX6900には、電源オンによって、全てのレジスタが既知の状態にリセットされることを保証する、集積POR回路が含まれています。一旦V_{CC}が1.6V(typ)以上に上昇すると、POR回路は通常動作のためのレジスタを解放します。V_{CC}が1.6V(typ)以下に降下すると、MAX6900は全てのレジスタコンテンツをPORデフォルトにリセットします。

発振器スタートアップ

MAX6900発振器は、発振を開始するまでに通常5秒から10秒かかります。発振器の適正な動作を保証するために、ソフトウェアが適切なタイムキーピングをしているか検証する必要があります。これは秒レジスタを読み取ることによって完了します。PORからの読み取りが1秒以上ならば、適切なスタートアップが保証されています。

予備レジスタ

これは工場試験用のみの予備です。このレジスタには書き込まないで下さい。間違えてこのレジスタに書き込みをするとMAX6900のサイクル電源をオンにします。




図9. 発振器ファンクション回路図

クリスタルの選択

32.768kHzウォッチクリスタルをピン2とピン3(X1、X2)を介して、直接MAX6900に接続して下さい。12.5pFと指定された負荷容量(C_L)のクリスタルを使って下さい。クリスタルのパラメータ一覧表を表4に掲載していますので参照して下さい。

表5には、12.5pFを必要とする表面実装型32.768kHzウォッチクリスタルのメーカーと部品番号がリストされています。更に、これらのメーカーは特殊なアプリケーションを考慮したパッケージオプションを提供しています。

温度対周波数安定性

MAX6900のタイムキーピング精度は外部クリスタルの周波数安定性に依存します。周波数安定性を決定するために、図10の放物線と以下の等式を使って下さい。

表4. クォーツクリスタルパラメータ

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS
Frequency	f		32.768		kHz
Equivalent Series Resistance (ESR)	R _s	40		60	kΩ
Parallel Load Capacitance	C _L	11.2	12.5	13.7	pF
Q Factor	Q	40,000		60,000	

表5. クリスタルメーカー

MANUFACTURER	MANUFACTURER PART NO.	TEMP. RANGE	C _L (pF)	+25°C FREQUENCY TOLERANCE (ppm)
Abracon Corporation	ABS25-32.768-12.5-B-	-40°C to +85°C	12.5	±20
Caliber Electronics	AWS2A-32.768KHz	-20°C to +70°C	12.5	±20
ECS INC International	ECS-.327-12.5-17	-10°C to +60°C	12.5	±20
Fox Electronics	FSM327	-40°C to +85°C	12.5	±20
M-tron	SX2010/SX2020	-20°C to +75°C	12.5	±20
Raltron	RSE-32.768-12.5-C-T	-10°C to +60°C	12.5	±20
SaRonix	32S12A	-40°C to +85°C	12.5	±20

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ




図10. 32.768kHz時計用クリスタルの標準温度曲線

$$\Delta f = f \times k \times (T_0 - T)^2$$

この場合：

Δf = +20°Cからの周波数変化

f = クリスタルの公称周波数

k = 放物線定数(32.768kHzウォッチクリスタルでは-0.035±0.005ppm/°C²)

T_0 = ターンオーバー温度
(32.768kHzウォッチクリスタルでは+25°C±5°C)

T = 測定される温度(°C)

例えば、周囲温度が+25°Cから+45°Cまでの発振周波数の変化のワーストケースとはどのくらいか？

$$\Delta f \text{ (ワーストケース)} = 32,768 \times (-0.04 / 1 \times 10^6) \times (20 - 45)^2 = -0.8192\text{Hz}$$

1ヶ月後、それは次のように解釈されます。

$$\Delta_t = (31 \text{ days}) \times \left(24 \frac{\text{hr}}{\text{day}} \right) \times \left(60 \frac{\text{min}}{\text{hr}} \right) \times \left(60 \frac{\text{s}}{\text{min}} \right) \times \left(\frac{-0.8192\text{Hz}}{32768\text{Hz}} \right) = 66.96\text{s}$$

最初のクリスタル公差を+20ppmとすると(初期精度は±53秒)、1カ月後の最悪なケースのタイムキーピングエラーの合計は、1ヶ月後 = 66.96秒 - 53秒 = -119.96秒または約2分となります(ごくわずかな寄生容量レイアウトを想定)。

電源に関する考慮

殆どのアプリケーションにおいて、MAX6900のV_{CC}からGNDへの0.1μFのコンデンサが適切なバイパスを提供します。MAX6900の電源電流は1μA以下のため、極度に耳障りなノイズを除去するための直列抵抗を1つ追加することが可能です。

PC基板のレイアウトの考慮

PC基板の設計の際、クリスタルはできるだけMAX6900のX1ピンとX2ピンに近接させて下さい(図11)。過剰な容量負荷を避け、不要なノイズのピックアップを防ぐために、トレース長を短くかつ小さくして下さい。ガードリングをクリスタルの回りに設置し、クリスタルが不要なノイズをピックアップしないようにそのリングをグラウンドに接続して下さい。ノイズカップリングを避けるために、全ての信号をクリスタルとX1ピン、X2ピンから遠ざけて下さい。最後に、基板のその他の層のトレースからの不要なノイズピックアップを遮断するために、隣接するPC基板層上でクリスタルの下に、もう1つのローカルグラウンドプレーンを追加することができます。このプレーンは、通常のPC基板のグラウンドプレーンから隔離され、MAX6900のGNDピンに接続する必要があります。このプレーンをガードリングの外周より長くする必要はありません。このグラウンドプレーンが、グラウンドとX1ピン、X2ピンからクリスタルまでのトレース間の有効容量に寄与しないように確認して下さい。

チップ情報

TRANSISTOR COUNT: 19,307

PROCESS: CMOS

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900




図11. 推奨ボードレイアウト図

I²Cコンパチブル、リアルタイムクロック TDFNパッケージ

MAX6900

パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)

COMMON DIMENSIONS		
SYMBOL	MIN.	MAX.
A	0.70	0.80
D	2.90	3.10
E	2.90	3.10
A1	0.00	0.05
L	0.20	0.40
k	0.25 MIN.	
A2	0.20 REF.	

PACKAGE VARIATIONS							
PKG. CODE	N	D2	E2	e	JEDEC SPEC	b	[(N/2)-1] x e
T633-1	6	1.50±0.10	2.30±0.10	0.95 BSC	MO229 / WEEA	0.40±0.05	1.90 REF
T833-1	8	1.50±0.10	2.30±0.10	0.65 BSC	MO229 / WEEC	0.30±0.05	1.95 REF
T1033-1	10	1.50±0.10	2.30±0.10	0.50 BSC	MO229 / WEED-3	0.25±0.05	2.00 REF
T1433-1	14	1.70±0.10	2.30±0.10	0.40 BSC	----	0.20±0.03	2.40 REF
T1433-2	14	1.70±0.10	2.30±0.10	0.40 BSC	----	0.20±0.03	2.40 REF

NOTES:

1. ALL DIMENSIONS ARE IN mm. ANGLES IN DEGREES.
2. COPLANARITY SHALL NOT EXCEED 0.08 mm.
3. WARPAGE SHALL NOT EXCEED 0.10 mm.
4. PACKAGE LENGTH/PACKAGE WIDTH ARE CONSIDERED AS SPECIAL CHARACTERISTIC(S).
5. DRAWING CONFORMS TO JEDEC MO229, EXCEPT DIMENSIONS "D2" AND "E2", AND T1433-1 & T1433-2.
6. "N" IS THE TOTAL NUMBER OF LEADS.

	
TITLE: PACKAGE OUTLINE, 6, 8, 10 & 14L, TDFN, EXPOSED PAD, 3x3x0.80 mm	
APPROVAL:	DOCUMENT CONTROL NO: 21-0137
REV: F	2/2

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 _____ 17