

EVALUATION KIT  
AVAILABLE

MAXIM

## 完全SDARSレシーバ

MAX2140

## 概要

MAX2140完全レシーバは、衛星デジタルオーディオラジオサービス(SDARS)用に設計されています。このデバイスは完全モノリシックVCOを備え、リファレンス周波数を生成するのに必要とするのはIF帯におけるSAWフィルタとリファレンス周波数を生成するための水晶のみです。

完全SDARSラジオを構築するには、MAX2140はベースバンドコントローラで制御することができる低ノイズアンプ(LNA)のみが必要です。少数の外付け部品しか必要としないため、MAX2140をベースとしたプラットフォームは、SDARSを最低コストで最も小型で実現することができます。

このレシーバは自己完結型のAGCループとベースバンドで制御するIF AGCループを装備しているため、実質的に92dBを超える総合ダイナミックレンジを提供します。

チャンネルの選択性能は、SAWフィルタと内蔵モノリシックローパスフィルタによって確保されます。

分数比PLLによって非常に小さな周波数ステップを可能とし、AFCループを実現することができます。また、リファレンスは外付けXTALと内蔵発振器から供給されます。リファレンスパツファ出力も備わっています。

2線式インタフェース(I<sup>2</sup>C™バスとコンパチブル)を通して回路を各種状態に設定し、次のような機能を提供します。

- 設定可能な利得
- ローパスフィルタのチューニング
- 個別の機能ブロックのシャットダウン

MAX2140は、ベースバンドコントローラの要件を最低限に抑えます。補償や較正を行うことは必要ありません。このデバイスは、7mm x 7mmの44ピン薄型QFNパッケージで提供されます。

## アプリケーション

衛星デジタルオーディオラジオサービス(SDARS)  
2.4GHz帯のISMラジオ

Maxim Integrated Products, Inc.または二次ライセンスを受けている同社の関連会社のI<sup>2</sup>C部品の購入により、これらの部品をI<sup>2</sup>Cシステムで使用するためのPhilips社のI<sup>2</sup>C特許権に基づくライセンスが許諾されたことになります。但し、システムがPhilips社により定義されたI<sup>2</sup>C標準規格に合致していることを必要とします。

## 特長


- ◆ 1個のSAWフィルタのみが必要な全機能集積化レシーバ
- ◆ 自己完結型RF AGCループ
- ◆ 差動I/Qインタフェース
- ◆ 周波数生成回路の完全内蔵
- ◆ 外付けLNA用のバイアス電源を供給
- ◆ 過電流保護
- ◆ 低電力スタンバイモード
- ◆ 超小型、44ピン、ThinQFNパッケージ

## 型番

PART	TEMP RANGE	PIN-PACKAGE
MAX2140ETH	-40°C to +85°C	44 Thin QFN-EP*

\*EP = エクスポーズドパッド

## ブロックダイアグラム/ピン配置



MAXIM

Maxim Integrated Products 1

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

無料サンプル及び最新版データシートの入手には、マキシムのホームページをご利用ください。 <http://japan.maxim-ic.com>

## ABSOLUTE MAXIMUM RATINGS

V <sub>CC_XX</sub> to GND.....	-0.3V to +4.3V
VINANT to GND.....	-0.3V to +5.6V
AGCPWM to GND.....	-0.3V to +3.0V
Digital Input Current.....	±10mA
Maximum VSWR Without Damage.....	4:1
Maximum VSWR Without Oscillations.....	4:1

Continuous Power Dissipation (T <sub>A</sub> = +70°C)	
44-Pin QFN (derate 26.31mW/°C above +70°C) .....	2105mW
Operating Temperature Range .....	-40°C to +85°C
Junction Temperature .....	+150°C
Theta Jc .....	12°C/W
Storage Temperature Range .....	-65°C to +150°C
Lead Temperature (soldering, 10s) .....	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## DC ELECTRICAL CHARACTERISTICS

(V<sub>CC</sub> = 3.1V to 3.6V; VINANT ≥ V<sub>CC</sub>, VOUTANT in open circuit, T<sub>A</sub> = -40°C to +85°C. Typical values are at V<sub>CC</sub> = 3.3V, VINANT = 3.3V, and T<sub>A</sub> = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Voltage Range (Note 2)	V <sub>CC</sub>		3.1	3.3	3.6	V
	VINANT		3.1	3.3	5.3	
Operating Supply Current	I <sub>CC</sub>	All blocks on		150	180	mA
	I <sub>SHDN</sub>	All blocks off		30		μA
Lock Indicator High (Locked)	V <sub>IH_LK</sub>		V <sub>CC</sub> - 0.5			V
Lock Indicator Low (Unlocked)	V <sub>IL_LK</sub>				0.5	V
Digital Input-Logic High	V <sub>IH</sub>		V <sub>CC</sub> - 0.5			V
Digital Input-Logic Low	V <sub>IL</sub>				0.5	V
Input Current for Digital Control Pins	I <sub>DIG</sub>		-1		+1	μA
Input Current for AGCPWM	I <sub>AGCPWM</sub>		-10		+290	μA
Voltage Drop VINANT to VOUTANT in Normal Operating Mode	V <sub>ANTDC-DROP</sub>	Maximum current sink at VOUTANT is 150mA			0.35	V
Current Sink at VOUTANT to Flag Bit ACP = 1	I <sub>ANTDC_H</sub>	VOUTANT shorted to ground	195			mA
Current Sink at VOUTANT to Flag Bit AND = 1	I <sub>ANTDC_L</sub>		12	20	30	mA

## AC ELECTRICAL CHARACTERISTICS

(MAX2140 EV kit, current drawn at VOUTANT, I<sub>VOUTANT</sub> = 150mA max, V<sub>CC</sub> = 3.1V to 3.6V, V<sub>INANT</sub> = 3.1V to 5.3V, f<sub>RF</sub> = 2320MHz to 2345MHz, f<sub>LO</sub> = 2076MHz, T<sub>A</sub> = -40°C to +85°C. Typical values are at V<sub>CC</sub> = V<sub>INANT</sub> = 3.3V, f<sub>RF</sub> = 2338MHz, T<sub>A</sub> = +25°C, unless otherwise noted.) (Note 2)

Interstage (IF) 259MHz SAW filter specification: insertion loss = 19dB max, 9.3MHz to 12MHz from center attenuation = 24dB min, beyond 12MHz from center attenuation = 40dB min.

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>GENERAL RECEIVER</b>						
Minimum Input RF Power to Produce 20mV <sub>P-P</sub> (Differential) at I and Q Baseband Outputs	P <sub>MIN</sub>	IF AGC is set at maximum gain, bit HPF = 0 (Note 4)		-91	-84	dBm
Maximum Input RF Power to Produce 400mV <sub>P-P</sub> (Differential) at I and Q Baseband Outputs	P <sub>MAX</sub>	RF AGC threshold: RF_AGC_TRIP = -17dBm; IF AGC is set at minimum gain, bit HPF = 0		+3		dBm
LO to RF Input Leakage	PLK_H	LO-related spurious > 2GHz		-66		dBm
	PLK_L	LO-related spurious < 2GHz		-38		
Noise Figure (Notes 3, 5)	NF	RF AGC is at maximum gain, IF AGC is at reference gain		8.5	10.4	dB
		RF AGC is at maximum gain, IF AGC is at reference gain -10dB		9.3	11.7	
		RF AGC is at maximum gain -5dB, IF AGC is at reference gain		13.3	15.5	
		RF AGC is at maximum gain -10dB, IF AGC is at reference gain		17.8	21.5	
In-Band Input IP3 (Notes 5, 6)	I_IIP3	RF AGC is at maximum gain, IF AGC is at reference gain		-32		dBm
		RF AGC is at maximum gain, IF AGC is at reference gain -5dB		-27		
		RF AGC is at maximum gain -30dB, IF AGC is at reference gain -43dB		+9		
		RF AGC is at maximum gain -20dB, IF AGC is at reference gain -53dB		+6		
Out-of-Band Input IP3 (Notes 5, 7)	O_IIP3	RF AGC is at maximum gain, IF AGC is at reference gain		-9		dBm
		RF AGC is at maximum gain -7dB, IF AGC is at reference gain		-3		
		RF AGC is at maximum gain -25dB, IF AGC is at reference gain		+12		

## AC ELECTRICAL CHARACTERISTICS (continued)

(MAX2140 EV kit, current drawn at VOUTANT, I<sub>VOUTANT</sub> = 150mA max, V<sub>CC</sub> = 3.1V to 3.6V, V<sub>INANT</sub> = 3.1V to 5.3V, f<sub>RF</sub> = 2320MHz to 2345MHz, f<sub>LO</sub> = 2076MHz, T<sub>A</sub> = -40°C to +85°C. Typical values are at V<sub>CC</sub> = V<sub>INANT</sub> = 3.3V, f<sub>RF</sub> = 2338MHz, T<sub>A</sub> = +25°C, unless otherwise noted.) (Note 2)

Interstage (IF) 259MHz SAW filter specification: insertion loss = 19dB max, 9.3MHz to 12MHz from center attenuation = 24dB min, beyond 12MHz from center attenuation = 40dB min.

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
In-Band Input IP2 (Notes 5, 6)	I <sub>IIP2</sub>	RF AGC is at maximum gain, IF AGC is at reference gain		+1		dBm
		RF AGC is at maximum gain, IF AGC is at reference gain -5dB		+6		
		RF AGC is at maximum gain, IF AGC is at reference gain -25dB		+27		
Out-of-Band Input IP2 (Notes 5, 7)	O <sub>IIP2</sub>	RF AGC is at maximum gain, IF AGC is at reference gain		+38		dBm
		RF AGC is at maximum gain -7dB, IF AGC is at reference gain		+45		
		RF AGC is at maximum gain -25dB, IF AGC is at reference gain		+60		
Opposite Sideband Rejection	OSR	Baseband frequencies = 100kHz (Note 4)	32	39		dB
Image Rejection	IRej	At f <sub>LO</sub> - f <sub>IF</sub>		54		dB
Half IF Rejection	HRej	At f <sub>LO</sub> + 0.5 x f <sub>IF</sub>		53		dB
<b>RF AGC LOOP</b>						
LNA Gain Reduction	RFAGC_ Range	(Note 4)	30	42		dB
Minimum RF AGC Trip Point	RFAGC_ max	(Note 4)	-38	-35	-32	dBm
Maximum RF AGC Trip Point	RFAGC_ min	(Note 4)	-18	-15	-12	dBm
<b>FRONT-END (FE) PROGRAMMABLE GAIN</b>						
FE Programmable Gain Range	FE_Rge	(Note 4)	19	22	26	dB
FE Programmable Gain Step	FE_Step			2		dB
<b>IF FILTER INTERFACE</b>						
IF Output Differential Admittance	Y <sub>out, IF</sub>	Between pins IFOUT+, IFOUT-, f <sub>IF</sub> = 259MHz and 467MHz		1/900 + j0		S
Input Differential Impedance Presented by the IC to the IF Filter Output	Z <sub>in, IF</sub>	Between pins IFOUT+, IFOUT-, f <sub>IF</sub> = 259MHz and 467MHz		150 + j0		Ω
<b>IF AGC LOOP</b>						
IF AGC Control Voltage for Max Gain	IFAGC_VM	Applied at pin AGCPWM		0.2		V
IF AGC Control Voltage for Min Gain	IFAGC_Vm	Applied at pin AGCPWM		2.5		V

## AC ELECTRICAL CHARACTERISTICS (continued)

(MAX2140 EV kit, current drawn at VOUTANT, I<sub>VOUTANT</sub> = 150mA max, V<sub>CC</sub> = 3.1V to 3.6V, VINANT = 3.1V to 5.3V, f<sub>RF</sub> = 2320MHz to 2345MHz, f<sub>LO</sub> = 2076MHz, T<sub>A</sub> = -40°C to +85°C. Typical values are at V<sub>CC</sub> = VINANT = 3.3V, f<sub>RF</sub> = 2338MHz, T<sub>A</sub> = +25°C, unless otherwise noted.) (Note 2)

Interstage (IF) 259MHz SAW filter specification: insertion loss = 19dB max, 9.3MHz to 12MHz from center attenuation = 24dB min, beyond 12MHz from center attenuation = 40dB min.

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
IF AGC Gain-Control Range	IFAGC_Rge	(Note 4)	47		64	dB
<b>INTERNAL BASEBAND LOWPASS FILTERS</b>						
LPF In-Band Ripple	LPFA_rip	From 0 to 6.3MHz with respect to the amplitude at 100kHz		0.7		dB
LPF Out-of-Band Rejection (Note 4)	LPFrej	At 10.25MHz with respect to the amplitude at 2MHz	14	21		dB
	LPFrej	At 16MHz with respect to the amplitude at 2MHz	47	51		
<b>INTERNAL OUTPUT STAGE</b>						
Gain Increase	BB_DG	From bit HPF = 0 to HPF = 1		4		dB
Maximum I/QOUT± Pin Loading	IQ_load	Per each of the four pins		10//10		kΩ//pF
<b>FREQUENCY GENERATION: VCO AND PLL</b>						
VCO Frequency Range	VCO_Range	Over V <sub>CHP</sub> range (Note 4)	1861		2079	MHz
VCO Tuning Gain	VCO_Gain	(Note 4)			240	MHz/V
Synthesized VCO Phase Noise	VCO_PN	At 1kHz within PLL band		-79		dBc/Hz
		At 10kHz outside PLL band		-80		
		At 100kHz outside PLL band		-101		
Synthesized VCO Phase-Noise Jitter	VCO_jit	Integrated from 100Hz to 100kHz, LO frequency = 2079MHz		1.2		Degr <sub>RMS</sub>
Charge-Pump Voltage Range	V <sub>CHP</sub>		0.40		2.75	V
Charge-Pump Current	I <sub>CHP</sub>	Bit CHP = 0		0.6		mA
		Bit CHP = 1		1.2		
Pin CHP Leakage Current	CHP_leak	Across V <sub>CHP</sub> range		5		nA
PLL Reference Division Ratio	PLLref		1		2	
Synthesized VCO Smallest Fractional Step	PLLstep	Programmable through I <sup>2</sup> C		23		Hz

## AC ELECTRICAL CHARACTERISTICS (continued)

(MAX2140 EV kit, current drawn at VOUTANT, I<sub>VOUTANT</sub> = 150mA max, V<sub>CC</sub> = 3.1V to 3.6V, VINANT = 3.1V to 5.3V, f<sub>RF</sub> = 2320MHz to 2345MHz, f<sub>LO</sub> = 2076MHz, T<sub>A</sub> = -40°C to +85°C. Typical values are at V<sub>CC</sub> = VINANT = 3.3V, f<sub>RF</sub> = 2338MHz, T<sub>A</sub> = +25°C, unless otherwise noted.) (Note 2)

Interstage (IF) 259MHz SAW filter specification: insertion loss = 19dB max, 9.3MHz to 12MHz from center attenuation = 24dB min, beyond 12MHz from center attenuation = 40dB min.

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Synthesized VCO Spurs	VCOspur	0Hz < f <sub>offset</sub> < 10kHz	(Note 9)			dBc
		10kHz < f <sub>offset</sub> < 1MHz	(Note 9)			
		1MHz < f <sub>offset</sub> < 10MHz	-47			
XTAL Oscillator Frequency Range	XTALrge		24		49	MHz
XTAL Oscillator Frequency Error	XTALerror	Using an external XTAL (Note 8)	-16		+16	ppm
XTAL Oscillator Input Voltage	XTALswing	Using an external TCXO	0.8		V <sub>CC</sub>	V <sub>P-P</sub>
XTAL Oscillator Input Duty Cycle	XTALduty	Using an external TCXO	47	50	53	%
Reference Buffer Output Voltage	REFV	Using the REFOUT pin loading specified below (Note 4)	0.95	1.10		V <sub>P-P</sub>
Reference Buffer Output Duty Cycle	REFduty	Using an external XTAL, not overdriven; bit RFD = 0, using the REFOUT pin loading specified below	45	50	55	%
Maximum REFOUT Pin Loading	REFOUT_1d	REFOUT pin frequency = 24MHz		20		pF
		REFOUT pin frequency = 48MHz		8		

## TIMING CHARACTERISTICS

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>SERIAL INTERFACE (Note 2)</b>						
Serial Clock Frequency	f <sub>SCL</sub>			200		kHz

**Note 1:** At T<sub>A</sub> = -40°C, minimum and maximum values are guaranteed by design and characterization.

**Note 2:** Minimum and maximum values are guaranteed by design and characterization, unless otherwise noted.

**Note 3:** At T<sub>A</sub> = +25°C, minimum and maximum values are guaranteed by design and characterization.

**Note 4:** At T<sub>A</sub> = +25°C and T<sub>A</sub> = +85°C, parameters are production tested.

**Note 5:** IF AGC reference level is defined as being the required voltage applied on pin AGCPWM, and the corresponding receiver IF gain, to measure 20mV<sub>P-P</sub> at each I/Q differential output when the RF input power is -91dBm. If even for zero volts applied on pin AGCPWM the I/Q differential outputs are below 20mV<sub>P-P</sub> when the RF input power is -91dBm, then the reference level is defined as zero volts.

**Note 6:** In-band IP2 and IP3 are measured with two CW tones at RF input: f<sub>1</sub> = 2339.55MHz, f<sub>2</sub> = 2339.75MHz.








**Note 7:** Out-of-band IP2 and IP3 are measured with two CW tones at RF input: f<sub>1</sub> = 2326.25MHz, f<sub>2</sub> = 2330.25MHz.

**Note 8:** Error computed using a crystal with no error.

**Note 9:** No spur in the offset frequency range.

## 標準動作特性


( $T_A = +25^\circ\text{C}$ , unless otherwise noted.)




## 標準動作特性(続き)

( $T_A = +25^\circ\text{C}$ , unless otherwise noted.)


**LPF GROUP DELAY vs. FREQUENCY**




**VCO PHASE NOISE vs. OFFSET FREQUENCY**




**REFOUT WAVEFORM (REF = 0, RFD = 0)**



**REFOUT WAVEFORM (REF = 1, RFD = 0)**



**REFOUT WAVEFORM (REF = 1, RFD = 1)**



## 端子説明

端子	名称	機能
1, 4, 8, 12-15, 23, 26, 27, 30, 31, 40	VCC_FE0, VCC_FE1, VCC_FE2, VCC_BE1, VCC_BE2, VCC_BE3, VINANT, VCC_XTAL, VCC_D, VCC_A, VCC_FE3, VCC_VCO, VCC_BE4	電源供給端子。コンデンサを使って、端子にできるだけ近接してグラウンドにバイパスしてください。
2, 3	RFIN+, RFIN-	差動RF入力。50Ω~100Ωバランを接続したSDARSケーブル付アンテナからRF入力信号を接続してください。
5, 6	IFOUT+, IFOUT-	差動第1 IF出力。外部のSAWフィルタをこのIF出力に接続してください。
7	RFAGC_C	RF AGC電力検出器出力。RF AGCのアタック及び減衰応答時間を設定してください。
9	AGCPWM	IF AGC制御電圧入力。SDARSチャンネルデコーダICで生成されるフィルタリングされたPWM AGCからの信号を入力してください。
10, 11	IFIN+, IFIN-	差動第1 IF入力
16	VOUANT	過電流保護された非安定化DC電源出力。このDC電源をアンテナモジュールに供給してください。
17, 19, 37, 39	IF2IO-, IF2IO+, IF2QO+, IF2QO-	差動ベースバンドDCブロッキング出力 IF2IO- = 反転同相ベースバンド出力。端子18にAC結合してください。 IF2IO+ = 非反転同相ベースバンド出力。端子20にAC結合してください。 IF2QO+ = 非反転直交ベースバンド出力。端子36にAC結合してください。 IF2QO- = 反転直交ベースバンド出力。端子38にAC結合してください。
18, 20, 36, 38	IF2II-, IF2II+, IF2QI+, IF2QI-	差動ベースバンドDCブロッキング入力 IF2II- = 反転同相ベースバンド入力。端子16にAC結合してください。 IF2II+ = 非反転同相ベースバンド入力。端子19にAC結合してください。 IF2QI+ = 非反転直交ベースバンド入力。端子37にAC結合してください。 IF2QI- = 反転直交ベースバンド入力。端子39にAC結合してください。
21, 22, 34, 35	IOUT-, IOUT+, QOUT+, QOUT-	差動I/Qベースバンド出力 IOUT- = 反転同相ベースバンド出力 IOUT+ = 非反転同相ベースバンド出力 QOUT+ = 非反転直交ベースバンド出力 QOUT- = 反転直交ベースバンド出力
24	XTAL	水晶リファレンス入力
25	REFOUT	バッファ付システムクロック出力。このクロック信号をSDARSチャンネルデコーダICに供給してください。
28	LOCK	システムコントローラへのデジタルロジック出力。内蔵PLLのロックステータスを示します。
29	CPOUT	VCOチャージポンプ出力
32	VCCREG	VCO用安定化電源電圧
33	VTUNE	ハイインピーダンスのVCOチューニング入力
41, 42	I <sup>2</sup> CA2, I <sup>2</sup> CA1	I <sup>2</sup> C入力信号。MAX2140 I <sup>2</sup> Cデバイスアドレスを設定してください。
43, 44	SCL, SDA	I <sup>2</sup> Cコンパチブルプログラミング入力。I <sup>2</sup> Cコンパチブルバスに接続してください。
—	Exposed Pad	エクスポーズドパッド。グラウンドに接続してください。

## 詳細

### フロントエンド

RF信号をIF信号にダウンコンバートするMAX2140のフロントエンドは、差動RF入力(端子RFIN+及びRFIN-)から、SAWフィルタへの出力(端子IFOUT+及びIFOUT-)までと定義されます。

フロントエンドは、自己完結型のアナログRF AGCループを備えています。ループの動作スレッショルドは、RF4~RF0のプログラミングビットを使って、RF入力換算で-35dBm~-15dBmの範囲で、1dB刻みに設定することができます。ループの時定数は、RFAGC\_Cに接続する外部コンデンサにより設定します。

イメージリジェクト用の第1ミキサによって、良好なイメージ除去及び半IF除去が確保されます。

フロントエンド利得はPM3~PM0を設定することによって、最大22dBの範囲で、2dB刻みで小さくすることができます。このため、挿入損失が異なるSAWフィルタを選定することが可能です。

IF出力の差動出力抵抗は、標準値が900Ωで、V<sub>CC</sub>へのプルアップインダクタが必要です。このインダクタはSAWフィルタインピーダンスへのマッチング回路の一部として使用することができます。

### バックエンド

IF信号を直交ベースバンドにダウンコンバートするバックエンドは、SAWフィルタ入力(端子IFIN+及びIFIN-)からベースバンド出力(端子IOUT+, IOUT-, QOUT+, QOUT-)までと定義されます。

バックエンドはIF AGCループを備え、このループはベースバンドコントローラによって閉じられます。IF AGCの制御電圧は、AGCPWM端子に印加されます。利得は最大53dB(typ)の範囲で低減可能で、対数線形特性を示します。

また、バックエンドは、各チャンネルに個別のローパスフィルタも備えています。ローパスフィルタの帯域幅は、有効なSDARSのダウンコンバートされた帯域幅(6.25MHz)です。ローパスフィルタの性能は、出荷時に調整されています。ビットIOTを使って、ビットB4~B1によるI<sup>2</sup>Cコンパチブルバスを通した制御と出荷時に調整した設定値とを切り替えます。出荷時設定値を用いる場合でも、使用者はビットLP1/LP0を変更することにより、カットオフ周波数をわずかに(±250kHz)変更することが可能です。

ハイパスフィルタもバックエンド信号経路に実装されています。ハイパスフィルタの用途は、DCオフセットを除去することです。ハイパスフィルタは、SDARSコンテンツを劣化させないようにするため、低いコーナ周波となるように設計されています。その正確なカット

オフ周波数は、IF2アクセス端子間に接続された外付けコンデンサによって設定され、次式から求められます。

$$f_{\text{cutoff}} = 1/(2 \times \pi \times R \times C) \text{ [Hz]}$$

ここで、R = 8000Ω、C = 接続される外付けコンデンサです。

最後に付け加えることは、HPFビットを使うと、帯域内リニアリティが少し低下するという犠牲を伴って、バックエンド利得を4dB向上することができることです。

### 周波数の生成

内蔵VCOと変化ステップが小さい分数比PLLによって、必要な周波数を生成することができます。第1ミキサのLOはVCOの周波数そのもので、また第2ミキサのLOは、4または8分周されたVCOの周波数です(ビットD48)。このため、SDARSの2つのIF周波数は、467MHzと259MHzとなります。標準的なアプリケーションは、259MHzのIF周波数に基づいています。

PLLのリファレンス分周器経路としては、外付け及び内蔵水晶発振器か、または内蔵水晶発振器をオーバードライブ可能な外付けTCXOを使用することができます。1または2とするリファレンス分周比は、REFビットにより設定します。水晶発振器(またはTCXO)信号は、端子REFOUTに出力されます。その出力はリファレンス信号と同じ周波数か、またはビットRFDの設定に基づいて2分周された周波数です。

VCOの主分周比は、ビットN6~N0(整数部分に対して)及びビットF19~F00(分数部分に対して)で設定します。最小ステップは30Hz以下となり、これは、有効なAFCをベースバンドで行うのに十分な小ささです。

チャージポンプ出力(端子CPOUT)は適切なループフィルタを通して、VCOチューニング入力(端子VTUNE)に接続することができます。

### 過電流保護

このDC機能によって、端子VOUTANTに接続される外付け回路がV<sub>CC</sub>ライン(端子VINANT)から、過電流保護回路を通して、最大150mAを消費する電流をシンクすることができます。

過電流となっていない場合は、低ドロップアウト電圧が端子VINANTとVOUTANTの間に存在します。過電流状態(VOUTANTとGNDの間の短絡を含む)では、電流は約300mAに制限され、READバイトステータスのビットACPがハイになります。

また、この回路は、端子VOUTANTで消費される電流が標準値で20mA以上であるかを検出します。この場合、READバイトステータスのビットANDがハイになります(その目的は、VOUTANTから電流を消費するデバイスがあるかどうかをベースバンドコントローラに通知することです)。

## アプリケーション情報

### シリアルインタフェース及び制御レジスタ

#### I<sup>2</sup>Cビットの説明

#### MAX2140のプログラミングビット：

MAX2140はPhilipsのI<sup>2</sup>C規格、400kbps(ファストモード)に準拠し、スレーブとして動作します。

MAX2140のアドレスを3つの値から選択することができます。これらは2つのアドレス選択端子I<sup>2</sup>CA1及びI<sup>2</sup>CA2のロジック状態で決定されます。どの場合でも、MSBが最初に送信(及び読取り)されます。

MAX2140 I<sup>2</sup>Cコンパチブルプログラミングビットの定義：

#### バイトPLLint：

RFD = リファレンスバッファ分周比：RFD = 0 (/1) 及びRFD=1 (/2)

N6~N0は、バイナリで記述された主分周比、整数部分です。

#### バイトPLLfrac2：

PLS = 予備：PLS = 0のみ使用

LI1/0 = 予備：LI1 = LI0 = 0のみ使用

INT = 整数Nモード：INT = 1 (分数)及びINT = 0 (整数)

表1. MAX2140の書込みアドレスバイト

AS1	AS0	MSB			ADDRESS BYTE				LSB	
Low	High	1	1	0	0	0	0	1	0	
High	Low	1	1	0	0	0	1	0	0	
High	High	1	1	0	0	0	1	1	0	

表2. MAX2140の読取りアドレスバイト

AS1	AS0	MSB			ADDRESS BYTE				LSB	
Low	High	1	1	0	0	0	0	1	1	
High	Low	1	1	0	0	0	1	0	1	
High	High	1	1	0	0	0	1	1	1	

表3. MAX2140の書込みプログラミングビット

WRITE-TO MODE	RESET VALUE	ADDR (hex)	MSB	CONTROL BYTE						LSB
Address	—	C2	1	1	0	0	0	0	1	0
		C4	1	1	0	0	0	1	0	0
		C6	1	1	0	0	0	1	1	0
PLLint	01010110	00	RFD	N6	N5	N4	N3	N2	N1	N0
PLLfrac2	00011110	01	PLS	LI1	LI0	INT	F19	F18	F17	F16
PLLfrac1	10010000	02	F15	F14	F13	F12	F11	F10	F09	F08
PLLfrac0	01101001	03	F07	F06	F05	F04	F03	F02	F01	F00
Control	01100000	04	REF	CHP	D48	SDR	ANT	SDF	SDB	SDP
CustomGain	00000100	05	RF4	RF3	RF2	RF1	RF0	LP1	LP0	HPF
PMA_Test	00000000	06	PM3	PM2	PM1	PM0	SDX	T2	T1	T0
LPFTrim	00000000	09	0	0	IOT	B4	B3	B2A	B2	B1
Unused2	00000000	08	0	0	0	0	0	0	0	0
Unused1	00000000	07	0	0	0	0	0	0	0	0
Unused0	00000000	10	0	0	0	0	0	0	0	0

F19~F16は、2進数で表した主分周比の上位部分であり、分数部を $2^{20} = 1,048,576$ 倍した値です。

### バイトPLLfrac1及びPLLfrac0 :

F15~F0は、2進数で表した主分周比の下位部分であり、分数部を $2^{20} = 1,048,576$ 倍した値です。

### バイトControl :

REF = リファレンス分周比 : REF = 0 (/1)及びREF = 1 (/2)

CHP = チャージポンプ電流 : CHP = 0 (0.6mA)及びCHP = 1 (1.2mA)

D48 = LO分周比 : D48 = 0 (/4)及びD48 = 1 (/8)

SDR = シャットダウンRF AGC : SDR = 0 (オン)及びSDR = 1 (シャットダウン)

ANT = アンテナ過電流保護 : ANT = 0 (オン)及びANT = 1 (シャットダウン)

SDF = シャットダウンフロントエンド : SDF = 0 (オン)及びSDF = 1 (シャットダウン)

SDB = シャットダウンバックエンド : SDB = 0 (オン)及びSDB = 1 (シャットダウン)

SDP = シャットダウンPLL : SDP = 0 (オン)及びSDP = 1 (シャットダウン)

### バイトCustomGain :

RF4/RF3/RF2/RF1/RF0 = RF AGC動作スレッショルド(dBm) : 「標準動作特性」の「RF AGC SETTLING TIME(RF AGCセトリングタイム)」のグラフを参照してください。

LP1/LP0 = LPFコーナ周波数を250kHzだけ変更 : LP1/LP0 = 10 (標準)、LP1/LP0 = 11 (低下)、LP1/LP0 = 00 (上昇)

HPF = HPF利得を4dBだけ上昇 : HPF = 0 (オフ)及びHPF = 1 (オン)

### バイトPMA\_Test :

PM3/PM2/PM1/PM0 = PMA利得低減 (dB) : PM3/PM2/PM1/PM0<sub>DEC</sub>

SDX = シャットダウンリファレンスバッファ : SDX = 0 (オン)及びSDX = 1 (シャットダウン)

T2/T1/T0 = テストビット : 000 (標準)、001 (主分周)、010 (リファレンス分周)、011 (予備)、100 (CHPローZ)、101 (CHPソースオン)、110 (CHPシンクオン)、111 (CHPハイZ)

### バイトLPFTrim :

B4/B3/B2/B2A/B1 = LPF設定用予備。All = 0 (標準動作モード時)

IOT = LPFコーナ周波数設定 : IOT = 0 (デフォルトの出荷時設定)及びIOT = 1 (I<sup>2</sup>Cを通して制御可能)

IOT = 0(標準動作モード時)

### バイトStatus :

RF AGC = RF AGCステータス : RF AGC = 0 (非動作時)及びRF AGC = 1 (動作時)

ACP = アンテナ過電流保護 : ACP = 0 (過電流なし)及びACP = 1 (過電流)

AND = アンテナ検出 : AND = 0 (電流 < スレッショルド)及びAND = 1 (電流 > スレッショルド)

LD = ロック検出 : LD = 0 (ロックなし)及びLD = 1 (ロック)

### バイトReserved :

現時点では非アクティブで、全ビットがゼロです。

参照周波数 = 23.92MHzの場合に、LOを生成するためのレジスタ設定 :

2078.893333MHzを生成するには、

PLLint = 01010110、PLLfrac2 = 00011110、PLLfrac1 = 10010000、PLLfrac0 = 01101001

2067.777778MHzを生成するには、

PLLint = 01010110、PLLfrac2 = 00010111、PLLfrac1 = 00100001、PLLfrac0 = 00000010

1871.004000 MHzを生成するには、

PLLint = 01001110、PLLfrac2 = 00010011、PLLfrac1 = 10000001、PLLfrac0 = 11111000

1861.000000MHzを生成するには、

PLLint = 01001101、PLLfrac2 = 00011100、PLLfrac1 = 11010000、PLLfrac0 = 11101000

表4. MAX2140の読取りプログラミングビット

READ-FROM MODE	RESET VALUE	ADDRESS (hex)	MSB	CONTROL BYTE						LSB
Address	—	C3	1	1	0	0	0	0	1	1
		C5	1	1	0	0	0	1	0	1
		C7	1	1	0	0	0	1	1	1
Reserved	00000000	00	0	0	0	0	0	0	0	
Status	00000000	01	0	0	0	0	RFAGC	ACP	AND	LD

## I<sup>2</sup>C機能の説明

### I<sup>2</sup>Cレジスタマップ:

これは、標準I<sup>2</sup>Cプロトコルの場合を表しています。第1バイトは、デバイス書込み動作の場合はI<sup>2</sup>CA\_端子の状態に応じてC6、C4、またはC2(16進値)で、読取り動作の場合は(やはりI<sup>2</sup>CA\_端子の状態に応じて)C7、C5、またはC3(16進値)です。

### 書込み動作:

第1バイトはデバイスアドレスとディレクションビットから構成されます(R/W = 0の場合)。

第2バイトは、アクセスを行う先頭のアドレスを指定するための内部アドレス指定値を持っています。

第3バイトが、アドレス指定値により示された内部レジスタに書き込まれます。

その次のバイト(存在する場合)は、次の連続するアドレスを持つ内部レジスタに書き込まれます。

転送は、ストップ状態が生じるまで、続きます。

MAX2140は、すべてのバイト転送に応答します。

### 読取り動作:

アドレスC3、C5、またはC7が送信されると、MAX2140はまずステータスバイトを、次に予備バイトを返送します。

レジスタの読取り/書込み動作については、表5及び表6を参照してください。

## レイアウトの問題

MAX2140の評価キットはレイアウトを行うための起点として利用することができます。最高の性能を得る

ために、RF、LO、IFレイアウトだけでなく、電源の問題も十分に配慮してください。

## 電源レイアウト

ICの各セクション間の結合を最低限に抑えるための、理想的な電源レイアウトはスター構成です。この構成では中央のV<sub>CC</sub>ノードに大容量デカップリングコンデンサが配置されます。V<sub>CC</sub>トレースはこのノードから分岐して、それぞれMAX2140回路内の個別のV<sub>CC</sub>ノードまで配線します。各トレースの終端に、対象とする周波数において1Ω以下の接地インピーダンスを持つバイパスコンデンサを配置してください。この配置によって、各V<sub>CC</sub>端子でローカルなデカップリングが行われます。低インダクタンスのグラウンド接続を実現するには、バイパスコンデンサ当たり最低1つのビアを使用してください。

## 整合回路のレイアウト

整合回路のレイアウトは、寄生回路素子に極めて敏感な場合があります。寄生インダクタンスを最低限に抑えるために、すべてのトレースを短くして、ICにできるだけ近接して部品を配置します。寄生容量を最低限に抑えるために、マッチング回路部品の下にあるグラウンドプレーン(及びその他のプレーン)を削除する方法を採用することができます。ハイインピーダンスポート(IF入力及び出力など)では、シャント容量を最低限に抑えるためにトレースを短くしてください。

## チップ情報

TRANSISTOR COUNT: 22,000

PROCESS: BiCMOS

**表5. 例: レジスタ1~3への0E、D8、26の書込み**

Device Address Write (C2, C4, C6)	ACK	Register Address 00	ACK	DATA 0E	ACK	DATA D8	ACK	DATA 26	ACK	STOP
--------------------------------------	-----	---------------------	-----	---------	-----	---------	-----	---------	-----	------

**表6. 例: ステータスレジスタからの読取り(NACKの送信によってスレーブの転送モードを終了)**

Device Address Write (C2, C4, C6)	ACK	Register Address 00	ACK	DATA 0E	ACK	DATA D8	ACK	DATA 26	ACK	STOP
--------------------------------------	-----	---------------------	-----	---------	-----	---------	-----	---------	-----	------

## パッケージ

最新のパッケージ情報は、[japan.maxim-ic.com/packages](http://japan.maxim-ic.com/packages)をご参照ください。

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 13