

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

概要

パルス幅変調(PWM)コントローラMAX17024は、ノートブックコンピュータの低電圧コアやチップセット/RAM用のバイアス電源を生成するための、高電圧バッテリーのステップダウンに要求される高効率、優れた過渡応答、および高DC出力精度を提供します。0~2Vの入力電圧をサポートするダイナミックREFINを使用して出力電圧を制御することが可能です。フィードバック入力に接続する抵抗分圧器とREFINの調整機能を組み合わせて、MAX17024は0~0.9 x V_{IN}間の任意の出力電圧を設定することが可能です。

マキシム独自の高速応答、定オン時間のQuick-PWM™ PWM制御方式は、広範囲の入力/出力電圧比(低デューティサイクルアプリケーション)の扱いが容易で、比較的一定の周波数を維持すると同時に、負荷過渡応答は100nsの「インスタント-オン」となります。MAX17024のドライバが大きい同期整流MOSFETを効率的に駆動することができます。

このコントローラは、高精度の谷電流制限保護を達成するために同期整流器と直列接続された検出抵抗に流れる電流を検出します。

MAX17024は、入力突入電流を制限するための電圧制御されたソフトスタートとソフトシャットダウンを備え、単調な起動(プリチャージされた出力に対しても)を提供し、予測可能な起動時間を提供します。また、このコントローラは低電圧および熱障害保護を備えています。

MAX17024は、小型、3mm x 3mmの14ピンTDFNパッケージで提供されます。スペースが制約されるアプリケーションについては、10Aの連続負荷をサポートする能力を備えた26Vの内蔵MOSFETによるシングルステップダウンコントローラのMAX17016を参照してください。MAX17016は小型、6mm x 6mmの40ピンTQFNパッケージで提供されます。

アプリケーション

- ノートブックコンピュータ
- I/Oおよびチップセット電源
- GPUコア電源
- DDRメモリー-VDDQまたはVTT
- PoL (ポイントオブロード)アプリケーション
- ステップダウン電源

Quick-PWMはMaxim Integrated Products, Inc.の商標です。

特長

- ◆ 高速過渡応答Quick-PWM
- ◆ 各種の出力コンデンサをサポート
ポリマ/タンタルは補償が不要
セラミック出力コンデンサは、外部補償により安定
- ◆ 高精度リファレンス：2V ±10mV
- ◆ 動的に出力電圧調整可能(0~0.9 x V_{IN}の範囲)
フィードバック入力によって0~2VのREFIN電圧にレギュレート
電源および負荷の全範囲で0.5%のV_{OUT}精度
- ◆ 26Vの最大入力電圧定格
- ◆ 抵抗による設定が可能なスイッチング周波数
- ◆ 低電圧/熱保護
- ◆ 電圧ソフトスタートおよびソフトシャットダウン
- ◆ プリチャージ出力への単調な起動
- ◆ パワーグッドウインドウコンパレータ

型番


PART	PIN-PACKAGE	PKG CODE	TOP MARK
MAX17024ETD	14 TDFN-EP* 3mm x 3mm	T1433-1	ADO

注:このデバイスは、-40℃~+85℃の全動作温度範囲での動作が保証されています。

+は鉛フリーパッケージを示します。

*EP = エクスポーズドパッド。

ピン配置



ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

ABSOLUTE MAXIMUM RATINGS

TON to GND	-0.3V to +28V	DH to LX	-0.3V to (V _{BST} + 0.3V)
V _{DD} to GND	-0.3V to +6V	REF Short Circuit to GND	Continuous
V _{CC} to GND	-0.3V to (V _{DD} + 0.3V)	Continuous Power Dissipation (T _A = +70°C)	14-Pin 3mm x 3mm TDFN
EN, PGOOD to GND	-0.3V to +6V	(derated 24.4mW/°C above +70°C)	1951mW
REF, REFIN to GND	-0.3V to (V _{CC} + 0.3V)	Operating Temperature Range (extended)	-40°C to +85°C
CS, FB to GND	-0.3V to (V _{CC} + 0.3V)	Junction Temperature	+150°C
DL to GND	-0.3V to (V _{DD} + 0.3V)	Storage Temperature Range	-65°C to +150°C
BST to GND	(V _{DD} - 0.3V) to +34V	Lead Temperature (soldering, 10s)	+300°C
BST to LX	-0.3V to +6V		
BST to V _{DD}	-0.3V to +28V		

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, V_{IN} = 12V, V_{DD} = V_{CC} = V_{EN} = 5V, REFIN = REF. T_A = 0°C to +85°C, unless otherwise specified. Typical values are at T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
PWM CONTROLLER							
Input Voltage Range	V _{IN}		2		26	V	
Quiescent Supply Current (V _{DD})	I _{DD} + I _{CC}	FB forced above REFIN		0.7	1.2	mA	
Shutdown Supply Current (V _{DD})	I _{SHDN}	EN = GND, T _A = +25°C		0.1	2	μA	
V _{DD} -to-V _{CC} Resistance	R _{CC}			20		Ω	
On-Time	t _{ON}	V _{IN} = 12V, V _{FB} = 1.0V (Note 3)	R _{TON} = 97.5kΩ (600kHz)	118	139	160	ns
			R _{TON} = 200kΩ (300kHz)	250	278	306	
			R _{TON} = 302.5kΩ	354	417	480	
Minimum Off-Time	t _{OFF(MIN)}	(Note 3)		200	300	ns	
TON Shutdown Supply Current		EN = GND, V _{TON} = 26V, V _{CC} = 0V or 5V, T _A = +25°C		0.01	1	μA	
REFIN Voltage Range	V _{REFIN}	(Note 2)	0		V _{REF}	V	
REFIN Input Current	I _{REFIN}	REFIN = 0.5V to 2V, T _A = +25°C	-50		+50	nA	
FB Voltage Range	V _{FB}	(Note 2)	0		V _{REF}	V	
FB Voltage Accuracy	V _{FB}	V _{REFIN} = 0.5V, measured at FB, V _{IN} = 2V to 26V	T _A = +25°C	0.495	0.5	0.505	V
			T _A = 0°C to +85°C	0.493		0.507	
		V _{REFIN} = 1.0V	T _A = +25°C	0.995	1.0	1.005	
			T _A = 0°C to +85°C	0.993		1.007	
V _{REFIN} = 2.0V	T _A = 0°C to +85°C	1.990	2.0	2.010			
FB Input Bias Current	I _{FB}	0.5V to 2.0V, T _A = +25°C	-0.1		+0.1	μA	
FB Output Low Voltage		I _{SINK} = 3mA			0.4	V	
Load-Regulation Error		V _{CS} = 2mV to 20mV		0.1		%	
Line-Regulation Error		V _{CC} = 4.5V to 5.5V, V _{IN} = 4.5V to 26V		0.25		%	
Soft-Start/Stop Slew Rate	SS _{SR}	Rising/falling edge on EN	0.4	1.2	2.2	mV/μs	
Dynamic REFIN Slew Rate	DYN _{SR}	Rising edge on REFIN	3	9.45	18	mV/μs	

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = V_{CC} = V_{EN} = 5V$, $REFIN = REF$. $T_A = 0^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS		
REFERENCE								
Reference Voltage	V_{REF}	$V_{CC} = 4.5V$ to 5.5V	No load		1.990	2.00	2.010	V
			$I_{REF} = -10\mu A$ to $+50\mu A$		1.98	2.00	2.02	
FAULT DETECTION								
Upper PGOOD Trip Threshold	V_{PGOOD_H}	With respect to the internal target voltage (error comparator threshold); rising edge; hysteresis = 50mV	250	300	350	mV		
		Dynamic transition	$V_{REF} + 0.30$			V		
		Minimum V_{PGOOD_H} threshold	0.7					
Lower PGOOD Trip Threshold	V_{PGOOD_L}	With respect to the internal target voltage (error comparator threshold) falling edge; hysteresis = 50mV	-240	-200	-160	mV		
Output Undervoltage Fault-Propagation Delay	t_{UVP}	FB forced 25mV below V_{PGOOD_L} trip threshold	100	200	350	μs		
PGOOD Propagation Delay	t_{PGOOD}	V_{PGOOD_L} falling edge, 25mV overdrive	5			μs		
		V_{PGOOD_H} rising edge, 25mV overdrive	5					
		Startup delay	100	200	350			
PGOOD Output Low Voltage		$I_{SINK} = 3mA$	0.4			V		
PGOOD Leakage Current	I_{PGOOD}	FB = REFIN (PGOOD high impedance), PGOOD forced to 5V, $T_A = +25^{\circ}C$	1			μA		
Dynamic REFIN Transition Fault Blanking Threshold		Fault blanking initiated; REFIN deviation from the internal target voltage (error comparator threshold); hysteresis = 10mV	± 50			mV		
Thermal-Shutdown Threshold	T_{SHDN}	Hysteresis = $15^{\circ}C$	160			$^{\circ}C$		
V_{CC} Undervoltage Lockout Threshold	$V_{UVLO(VCC)}$	Rising edge, PWM disabled below this level; hysteresis = 100mV	3.95	4.2	4.45	V		
CURRENT LIMIT								
Current-Limit Threshold	V_{CS}		18	20	22	mV		
Current-Limit Threshold (Negative)	V_{INEG}		-24			mV		
Current-Limit Threshold (Zero Crossing)	V_{ZX}	$V_{GND} - V_{CS}$	1			mV		
CS Input Current	I_{CS}	$V_{CS} = \pm 200mV$, $T_A = +25^{\circ}C$	-1	+1		μA		

ダイナミックREFIN付き、 シングルQuick-PWMステッパダウンコントローラ

MAX17024

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = V_{CC} = V_{EN} = 5V$, $REFIN = REF$. $T_A = 0^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified. Typical values are at $T_A = +25^{\circ}C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
GATE DRIVERS						
DH Gate Driver On-Resistance	$R_{ON(DH)}$	BST - LX forced to 5V	Low state	1.2	3.5	Ω
			High state (pullup)	1.2	3.5	
DL Gate Driver On-Resistance	$R_{ON(DL)}$	High state (pullup)		1.7	4	Ω
		Low state (pulldown)		0.9	2	
DH Gate Driver Source/ Sink Current	I_{DH}	DH forced to 2.5V, BST - LX forced to 5V		1.5		A
DL Gate Driver Source Current	$I_{DL(SOURCE)}$	DL forced to 2.5V		1		A
DL Gate Driver Sink Current	$I_{DL(SINK)}$	DL forced to 2.5V		2.4		A
Driver Propagation Delay		DH low to DL high	10	25		ns
		DL low to DH high	15	35		
DL Transition Time		DL falling, $C_{DL} = 3nF$		20		ns
		DL rising, $C_{DL} = 3nF$		20		
DH Transition Time		DH falling, $C_{DH} = 3nF$		20		ns
		DH rising, $C_{DH} = 3nF$		20		
Internal BST Switch On-Resistance	R_{BST}	$I_{BST} = 10mA$, $V_{DD} = 5V$		4	7	Ω
INPUTS AND OUTPUTS						
EN Logic-Input Threshold	V_{EN}	EN rising edge, hysteresis = 450mV (typ)	1.20	1.7	2.20	V
EN Logic-Input Current	I_{EN}	EN forced to GND or V_{DD} , $T_A = +25^{\circ}C$	-0.5		+0.5	μA

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = V_{CC} = V_{EN} = 5V$, $REFIN = REF$. $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	MAX	UNITS	
PWM CONTROLLER						
Input Voltage Range	V_{IN}		2	26	V	
Quiescent Supply Current (V_{DD})	$I_{DD} + I_{CC}$	FB forced above $REFIN$		1.2	mA	
On-Time	t_{ON}	$V_{IN} = 12V$, $V_{FB} = 1.0V$ (Note 3)	$R_{TON} = 97.5k\Omega$ (600kHz)	115	163	ns
			$R_{TON} = 200k\Omega$ (300kHz)	250	306	
			$R_{TON} = 302.5k\Omega$ (200kHz)	348	486	
Minimum Off-Time	$t_{OFF(MIN)}$	(Note 3)		350	ns	
REFIN Voltage Range	V_{REFIN}	(Note 2)	0	V_{REF}	V	
FB Voltage Range	V_{FB}	(Note 2)	0	V_{REF}	V	
FB Voltage Accuracy	V_{FB}	Measured at FB, $V_{IN} = 2V$ to $26V$	$V_{REFIN} = 0.5V$	0.49	0.51	V
			$V_{REFIN} = 1.0V$	0.99	1.01	
			$V_{REFIN} = 2.0V$	1.985	2.015	
FB Output Low Voltage		$I_{SOURCE} = 3mA$		0.4	V	

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = V_{CC} = V_{EN} = 5V$, $REFIN = REF$. $T_A = -40^{\circ}C$ to $+85^{\circ}C$, unless otherwise specified.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	MAX	UNITS
REFERENCE					
Reference Voltage	V_{REF}	$V_{DD} = 4.5V$ to $5.5V$	1.985	2.015	V
FAULT DETECTION					
Upper PGOOD Trip Threshold	V_{PGOOD_H}	With respect to the internal target voltage (error comparator threshold) rising edge; hysteresis = 50mV	250	350	mV
Lower PGOOD Trip Threshold	V_{PGOOD_L}	With respect to the internal target voltage (error comparator threshold) falling edge; hysteresis = 50mV	-240	-160	mV
Output Undervoltage Fault-Propagation Delay	t_{UVP}	FB forced 25mV below V_{PGOOD_L} trip threshold	80	400	μs
PGOOD Output Low Voltage		$I_{SINK} = 3mA$		0.4	V
V_{CC} Undervoltage Lockout Threshold	$V_{UVLO(VCC)}$	Rising edge, PWM disabled below this level, hysteresis = 100mV	3.95	4.45	V
CURRENT LIMIT					
Current-Limit Threshold	V_{CS}		17	23	mV
GATE DRIVERS					
DH Gate Driver On-Resistance	$R_{ON(DH)}$	BST - LX forced to 5V	Low state (pulldown)	3.5	Ω
			High state (pullup)	3.5	
DL Gate Driver On-Resistance	$R_{ON(DL)}$	High state (pullup)		4	Ω
		Low state (pulldown)		2	
Internal BST Switch On-Resistance	R_{BST}	$I_{BST} = 10mA$, $V_{DD} = 5V$		7	Ω
INPUTS AND OUTPUTS					
EN Logic-Input Threshold	V_{EN}	EN rising edge hysteresis = 450mV (typ)	1.20	2.20	V

Note 1: Limits are 100% production tested at $T_A = +25^{\circ}C$. Maximum and minimum limits over temperature are guaranteed by design and characterization.

Note 2: The 0 to 0.5V range is guaranteed by design, not production tested.










Note 3: On-time and off-time specifications are measured from 50% point to 50% point at the DH pin with LX = GND, $V_{BST} = 5V$, and a 250pF capacitor connected from DH to LX. Actual in-circuit times can differ due to MOSFET switching speeds.

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

標準動作特性

(MAX17024 Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = 5V$, $R_{TON} = 200k\Omega$, $T_A = +25^\circ C$, unless otherwise noted.)




ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024


標準動作特性(続き)

(MAX17024 Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = 5V$, $R_{TON} = 200k\Omega$, $T_A = +25^\circ C$, unless otherwise noted.)


**NO-LOAD SUPPLY CURRENT I_{IN}
vs. INPUT VOLTAGE**




**REF OUTPUT VOLTAGE
vs. LOAD CURRENT**




**REFIN-TO-FB OFFSET
VOLTAGE DISTRIBUTION**




**CURRENT-LIMIT THRESHOLD
VOLTAGE DISTRIBUTION**



**SOFT-START WAVEFORM
(HEAVY LOAD)**



**SOFT-START WAVEFORM
(LIGHT LOAD)**




ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

標準動作特性(続き)


(MAX17024 Circuit of Figure 1, $V_{IN} = 12V$, $V_{DD} = 5V$, $R_{TON} = 200k\Omega$, $T_A = +25^\circ C$, unless otherwise noted.)

SHUTDOWN WAVEFORM




$I_{OUT} = 6A$

LOAD-TRANSIENT RESPONSE




$I_{OUT} = 1A$ TO $8A$ TO $1A$

OUTPUT OVERLOAD WAVEFORM



$I_{OUT} = 2A$ TO $14A$

DYNAMIC OUTPUT-VOLTAGE TRANSITION



$I_{OUT} = 2A$

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

端子説明

端子	名称	機能
1	V _{DD}	DLゲートドライバ用の電源電圧入力。システム電源電圧に接続してください(+4.5V~+5.5V)。1μF以上のセラミックコンデンサでV _{DD} をパワーグランドにバイパスしてください。
2	DL	ローサイドゲートドライバ。DLはGNDからV _{DD} までスイングします。MAX17024はV _{CC} のUVLOおよびREFOKロックアウト状態の間、DLをローにします。
3	N.C.	接続なし。
4	LX	インダクタ接続。図1に示すようにLXをインダクタのスイッチング側に接続します。
5	DH	ハイサイドゲートドライバ。DHはLXからBSTまでスイングします。コントローラのディセーブル時は常に、MAX17024は、DHをローに強制します。
6	BST	ブーストフライングコンデンサ接続。図1に示すように、外付けの0.1μF 6Vのコンデンサに接続してください。MAX17024は、ブーストスイッチ/ダイオードを内蔵しています(図2を参照してください)。
7	TON	スイッチング周波数設定入力。次の式によって、入力電源とTON間の外付け抵抗によってスイッチング周期(T _{SW} = 1 / f _{SW})を決定します: $T_{SW} = C_{TON}(R_{TON} + 6.5k\Omega)\left(\frac{V_{FB}}{V_{OUT}}\right)$ ここで、正常動作状態ではC _{TON} = 16.26pFおよびV _{FB} = V _{REFIN} です。TON電流が10μA未満に低下した場合、MAX17024はシャットダウンハイインピーダンス状態に入ります。シャットダウン中、TONはハイインピーダンスです。
8	FB	フィードバック電圧検出接続。2V未満の出力電圧の場合、図1に示すように出力コンデンサの正側端子へじかに接続してください。2Vより大きい固定出力電圧では、REFINをREFに接続し、抵抗分圧器を使用して、出力電圧(図4)を設定してください。FBは、ハイサイドスイッチングMOSFETのオン時間を決定するために出力電圧を検出します。
9	CS	電流検出入力端子。ローサイドMOSFETの電流検出抵抗に接続してください。電流制限スレッショルドは20mV (typ)です。
10	REFIN	外部リファレンス入力。REFINは、REFとGND間に接続された抵抗分圧器を使用してMAX17024のフィードバックレギュレーション電圧(V _{FB} = V _{REFIN})を設定します。MAX17024は、コントローラのPGOODをブランクとし、障害保護を可能にするREFINの電圧変化を検出するための、ウィンドウコンパレータを備えています。
11	REF	2Vのリファレンス電圧。470pF~1nFセラミックコンデンサを使用してアナロググランドにバイパスしてください。このリファレンスは、外部の負荷に最大50μAをソースすることができます。
12	EN	シャットダウン制御入力。通常動作のためには、V _{DD} に接続してください。コントローラを2μAのシャットダウン状態にするためには、ENをローに強制してください。ディセーブルされると、MAX17024はターゲット/出力電圧を徐々にグランドに低下させて、ターゲット電圧が0.1Vに達した後、コントローラは、DHとDLの両方をローにして、ローパワーシャットダウン状態に入ります。障害保護ラッチをクリアするにはENをトグルしてください。
13	V _{CC}	5Vのアナログ電源電圧。内蔵の20Ωの抵抗を通して内部的にV _{DD} に接続されています。1μFのセラミックコンデンサを使用して、V _{CC} をアナロググランドにバイパスしてください。
14	PGOOD	オープンドレインのパワーグッド出力。ソフトスタートおよびソフトシャットダウン期間に、出力電圧が目標の電圧(V _{REFIN})より200mV (typ)以上下回るかまたは300mV (typ)上回っている場合、PGOODはローです。ソフトスタート回路の動作終了後、出力がレギュレートされたとき、PGOODはハイインピーダンスになります。ダイナミックなREFINの変化が検出されたとき、PGOODはブランク強制的なハイインピーダンス状態になります。
EP (15)	GND	グランド/エクスポーズドパッド。コントローラのグランドプレーンとサブストレートに内部で接続されています。グランドにじかに接続してください。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024




図1. MAX17024標準動作回路

表1. 部品メーカー

MANUFACTURER	WEBSITE
AVX	www.avxcorp.com
BI Technologies	www.bitechnologies.com
Central Semiconductor	www.centrasemi.com
Coiltronics	www.cooperet.com
Fairchild Semiconductor	www.fairchildsemi.com
International Rectifier	www.irf.com
KEMET	www.kemet.com
NEC Tokin	www.nec-tokin.com

MANUFACTURER	WEBSITE
Panasonic	www.panasonic.com
Pulse	www.pulseeng.com
Renesas	www.renesas.com
SANYO	www.edc.sanyo.com
Siliconix (Vishay)	www.vishay.com
Sumida	www.sumida.com
Taiyo Yuden	www.t-yuden.com
TDK	www.component.tdk.com
TOKO	www.tokoam.com
Toshiba	www.toshiba.com
Würth	www.we-online.com

標準アプリケーション回路

MAX17024の標準アプリケーション回路(図1)は、ノートブックコンピュータにおいて通常使用される1.5Vまたは1.05Vの出力レールを生成します。部品メーカーを表1に示します。

詳細

ステップダウンコントローラMAX17024は、ノートブックコンピュータに必要なとされる低デューティサイ

クル(高入力電圧から低出力電圧を生成)アプリケーション用として理想的です。MAX17024のマキシム独自のQuick-PWMパルス幅変調器は、入力電圧の広い範囲で比較的一定の動作周波数とインダクタの動作点を維持しながら、特に高速負荷ステップに対応するように設計されています。また、Quick-PWMアーキテクチャは、従来の定オン時間(入力電圧に無関係) PFM制御構成ではスイッチング周波数が広範囲に変化することに起因する問題を避け、同時に固定周波数、電流モードPWMの劣った負荷過渡タイミング問題を回避します。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

+5Vバイアス電源(V_{CC}/V_{DD})

MAX17024は、バッテリーに加えて外部の5Vのバイアス電源を必要とします。通常、この5Vのバイアス電源は、ノートブックコンピュータのメインの95%効率の5Vのシステム電源です。このICのバイアス電源を外付けにすることで、効率を高め、PWM回路およびゲートドライバに別個に電源を供給するために必要な5Vのリニアレギュレータに関連するコストが不要となります。スタンドアロンでの動作が必要な場合、5V電源はMAX1615などの外部のリニアレギュレータによって生成することができます。

5Vのバイアス電源は、PWMコントローラと内蔵ゲートドライバの両方に給電するため、最大に引き出される電流は次式によって決定されます。

$$I_{BIAS} = I_Q + f_{SW}Q_G = 2\text{mA to } 20\text{mA (typ)}$$

MAX17024は、V_{DD}とV_{CC}間に20Ωの抵抗を内蔵しており、PCBのレイアウトが簡単になります。

入力フィードフォワード付きフリーランニング定オン時間PWMコントローラ

Quick-PWM制御アーキテクチャは、電圧フィードフォワード(図2)を行う擬似固定周波数、定オン時間、電流モードのレギュレータです。このアーキテクチャは、出力リップル電圧がPWMランプ信号として作用するように、電流検出抵抗器として機能する出力フィルタコンデンサのESRに依存します。




図2. MAX17024のファンクションブロックダイアグラム

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

制御アルゴリズムは単純です。ハイサイドスイッチのオン時間は単に、パルス幅が入力電圧に反比例し、出力電圧にじかに正比例するワンショットによってのみ決定されます。他方のワンショットは、最小のオフ時間(200ns typ)が設定されます。エラーコンパレータ出力がロー、ローサイドスイッチ電流が谷電流制限スレッショルド未満、そして最小オフ時間ワンショットがタイムアウトすると、オン時間ワンショットがトリガされます。

オン時間のワンショット

PWMコアの心臓部は、ハイサイドスイッチのオン時間を設定するワンショットです。この高速、低ジッタ、可変ワンショットは、入力および出力電圧に応じてオン時間を変化させる回路を備えています。ハイサイドスイッチのオン時間は、TON入力によって検出された入力電圧に反比例し、FB入力によって検出されたフィードバック電圧に比例します:

$$\text{オン時間}(t_{\text{ON}}) = T_{\text{SW}} (V_{\text{FB}} / V_{\text{IN}})$$

ここで、 T_{SW} (スイッチング周期)は、TONと V_{IN} 間の抵抗(R_{TON})によって設定されます。結果としてこのアルゴリズムは、固定周波数のクロックジェネレータがないにもかかわらずほぼ一定のスイッチング周波数を生成します。スイッチング周期 $T_{\text{SW}} = 1 / f_{\text{SW}}$ を設定するために、TONと V_{IN} 間に抵抗(R_{TON})を接続してください:

$$T_{\text{SW}} = C_{\text{TON}}(R_{\text{TON}} + 6.5\text{k}\Omega) \left(\frac{V_{\text{FB}}}{V_{\text{OUT}}} \right)$$

ここで、 $C_{\text{TON}} = 16.26\text{pF}$ です。ユニティゲインフィードバック($V_{\text{OUT}} = V_{\text{FB}}$)として使用する場合、 $96.75\text{k}\Omega \sim 303.25\text{k}\Omega$ の抵抗値は、それぞれ167ns (600kHz)~500ns (200kHz)のスイッチング周期に対応します。高周波(600kHz)動作は、最小の部品サイズのアプリケーションに最適ですが、スイッチング損失が大きくなり効率を犠牲にします。これは、負荷電流が小さく、コントローラが低電圧電源から電力を供給される、超小型の携帯機器において許容することができるかもしれません。低周波(200kHz)動作にすると、部品サイズと基板スペースを犠牲にして最良の総合効率になります。連続導通動作の場合は実際のスイッチング周波数は次式によって概算することができます:

$$f_{\text{SW}} = \frac{V_{\text{FB}} + V_{\text{DIS}}}{t_{\text{ON}}(V_{\text{IN}} - V_{\text{CHG}} + V_{\text{DIS}})}$$

ここで、 V_{DIS} は、同期整流器、インダクタ、およびPCBの抵抗分を含むインダクタの放電経路の寄生電圧降下の合計です。 V_{CHG} は、ハイサイドスイッチ、インダクタ、

およびPCBの抵抗分を含む充電経路の抵抗分の合計です。そして、 t_{ON} はMAX17024の計算されたオン時間です。

起動シーケンス(POR、UVLO)

ENがハイに駆動され、5Vのバイアス電源(V_{DD})が存在すると、MAX17024はイネーブルされます。最初に、リファレンスが起動します。リファレンスがそのUVLOスレッショルドを超えると、内部のアナログブロックがオンになり、バイアス回路およびアナログブロックが正常な状態にセトリングするのに十分な時間を与えるための50 μs のワンショット遅延の間、マスクされます。制御回路が確実に起動することで、PWMコントローラはスイッチングを開始することができます。

V_{CC} が約3Vを超えて上昇すると、パワーオンリセット(POR)が発生して、障害ラッチをリセットし、コントローラが動作準備状態になります。 V_{CC} が4.25Vを超えて上昇するまで、 V_{CC} UVLO回路はスイッチングを抑制します。システムがコントローラをイネーブルし、 V_{CC} が4.25Vを超え、かつENがローに駆動されると、コントローラはリファレンスを起動します。リファレンスがレギュレーション状態になると、コントローラは1.2mV/ μs のスルーレートで目標のREFIN電圧に出力電圧を増大させます:

$$t_{\text{START}} = \frac{V_{\text{FB}}}{1.2\text{mV}/\mu\text{s}} = \frac{V_{\text{FB}}}{1.2\text{V}/\text{ms}}$$

ソフトスタート回路は、可変の電流リミットを使用しないため、最大出力電流をすぐに得ることができます。PGOODは、所望のREFIN電圧に達してから約200 μs 後にハイインピーダンスになります。MAX17024のソフトスタート期間は自動的にパルススキップモードを使用し、ソフトシャットダウンの期間は強制PWMモードを使用します。

自動的な起動のためにはバッテリー電圧は V_{CC} よりも先に存在する必要があります。コントローラが、バッテリー電圧の存在なしに出力の安定化を試行した場合、障害ラッチをトリップします。ENをトグルするかまたは0.5Vを下回るまで V_{CC} 電源をサイクルさせて障害ラッチがクリアされるまで、コントローラのシャットダウン状態が維持されます。

V_{CC} 電圧が4.25V未満に低下した場合、コントローラは、正常な決定をするには十分な電源電圧になっていないとみなします。過電圧障害から出力を保護するために、コントローラは直ちにシャットダウンして強制的に出力をハイインピーダンス(DLおよびDHはローに強制)にします。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

シャットダウン

システムがENをローに強制すると、MAX17024は低電力のシャットダウンモードに入ります。PGOODは直ちにローに強制されて、出力電圧は、1.2mV/μsのスルーレートで低下します:

$$t_{\text{SHDN}} = \frac{V_{\text{FB}}}{1.2\text{mV}/\mu\text{s}} = \frac{V_{\text{FB}}}{1.2\text{V}/\text{ms}}$$

長期間(通常0.5ms~2ms)にわたって出力を変化させて出力コンデンサを緩やかに放電させると平均の負のインダクタ電流が小さくなり(制動された応答)、ローサイドMOSFET (ダンプ下の応答)を恒久的にオンにしてコントローラが急速に出力を放電する場合(不足制動)に発生する負の出力電圧の発生を防止します。このことによって、通常負の出力電圧の発生をクランプするための出力とグランド間に接続するショットキーダイオードが不要になります。コントローラが所望のゼロに達した後、MAX17024は完全にシャットダウン(ドライバはディセーブル) (DLとDHはローに強制)し、リファレンスはオフになり、FBの10Ωのプルダウンを動作させて、供給電流は約0.1μA (typ)に低下します。

障害状態—出力がUVPまたは熱シャットダウン—になりシャットダウンシーケンスがアクティブになってコントローラが再スタートすることを防止するために、保護回路は障害ラッチをセットします。障害ラッチをクリアし、コントローラを再起動するためには、ENをトグル、またはV_{CC}電源を0.5V未満にサイクルします。

MAX17024はソフトスタートの期間自動的にパルススキップモードを使用し、ソフトシャットダウン期間、強制PWMモードを使用します。

自動パルススキッピング

MAX17024は、常に自動スキップモードで動作します。PFMへの固有の自動切り換えは軽負荷で起こります。この切り換えは、インダクタ電流のゼロ交差でローサイドスイッチのオン時間を短縮するコンパレータによって影響されます。ゼロクロスコンパレータのスレッシュホールドはローサイドMOSFET検出抵抗の端子間の電位差によって設定されます。

コントローラは、負荷がスキップモードとPWMの境界で起こると同じ臨界状態点(I_{LOAD(SKIP)})に到達するとき、自動的に固定周波数PWM動作に移行します。

DC出力精度仕様は、エラーコンパレータのスレッシュホールドに関係します。インダクタが連続導通状態にある場合、MAX17024は出力リップルの谷をレギュレートするため、実際のDC出力電圧は、トリップレベルより出力リップル電圧の50%だけ大きくなります。不連続導通(I_{OUT} < I_{LOAD(SKIP)})の場合、出力電圧は、スロープ

補償によって約1.5%エラーコンパレータスレッシュホールドより高いDCレギュレーション電圧になります。

出力は電流をシンクすることができないため、負極性の動的な出力電圧変化のタイミングは負荷電流と出力容量に依存します。出力電圧を緩やかに低下させると、負極性の出力電圧変化期間の入力サージ電流が除去されるため、一般的に可聴ノイズ電圧を減少させるために推奨されます。

谷電流制限保護

電流制限回路は、ローサイドMOSFET検出抵抗を通してインダクタ電流を検出するユニークな「谷」電流検出アルゴリズムを使用しています。ローサイドMOSFETを流れる電流が谷電流制限スレッシュホールドを超える場合、PWMコントローラは、新規のサイクルの開始を許可しません。実際のピーク電流は、インダクタのリプル電流と等しい量だけ谷電流制限スレッシュホールドより大きくなります。したがって正確な電流制限特性および最大負荷容量は、インダクタ値と入力電圧の関数となります。電圧低下保護回路と組み合わせると、この電流制限の方法は、ほぼすべての状況において効果的です。

出力電圧の積分

MAX17024は、出力リップルの谷をレギュレートするため、実際のDC出力電圧は、スロープ補償した目標値より、出力リップル電圧の50%だけ高くなります。定常状態ではMAX17024の内部積分器は、この50%の出力リップル電圧の誤差を補正し、結果として、「Electrical Characteristics (電気的特性)」の表中に規定されている積分増幅器のオフセット電圧にのみ依存する出力電圧精度が実現されます。

動的な出力電圧

MAX17024は、REFINに設定した電圧にFBをレギュレートさせます。REFIN (図1)の電圧を変化させて、MAX17024は、2つの設定値間で動的に出力電圧の変更を必要とするアプリケーションに使用することができます。REFINのステップ電圧変化に対して出力電圧の変化速度は、内部の9.45mV/μsのスルーレート回路、または部品の選択—インダクタ電流の変化、総合出力容量、電流制限、および遷移時の負荷—によるもののいずれか遅いほうによって制限されます。総合出力容量によって出力電圧が変化するために要する電流が決定され、インダクタが電流変化速度を決定します。さらに負荷電流が増加すると、REFIN電圧の正方向への変化の期間、出力電圧変化を減速させる可能性があり、REFIN電圧の負の方向への変化の期間、出力電圧変化を加速する可能性があります。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024




図3. フィードバック分圧器を使用した高出力電圧アプリケーション

2Vより大きい出力電圧

REFINは0~2Vの範囲に制限されますが、MAX17024は、ハイインピーダンスのフィードバック入力(FB)を使用するため、出力電圧範囲は無制限です。出力からFBとアナロググランド間に抵抗分圧器を追加すると(図3)、MAX17024は、2Vを超える出力電圧に対応します。しかし、コントローラは、オン時間を決定するためにもFBを使用するため、「オン時間のワンショット」の項の詳細にあるように、分圧器は実際のスイッチング周波数に影響を与えます。

内蔵積分器

積分増幅器は、強制的にFB電圧のDC平均値を目標電圧と等しくします。この内蔵の増幅器はフィードバック電圧を積分してレギュレーション電圧の微調整を提供し(図2)、補償されたフィードバックリップル電圧と内部のスロー補償の変動に関係なく、正確なDC出力電圧のレギュレーションを可能にします。この積分増幅器は、出力電圧を±55mV (typ)シフトする能力を持っています。MAX17024は、パルススキップモードで実行されるすべての低下方向のREFINの遷移の最初に増幅器の両方の入力を接続することによって積分器をディセーブルします。積分器は、遷移が完了(内部の目標値にセトリング)して、出力がレギュレート(エラーコンパレータでエッジが検出される)した後の20µsの間、ディセーブルのままです。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

パワーグッド出力(PGOOD)および障害保護

PGOODは、出力電圧の低電圧と過電圧状態を連続して監視するオープンドレイン出力です。PGOODは、ソフトスタートおよびソフトシャットダウン期間のシャットダウン(EN = GND)時にアクティブにローに維持されます。ソフトスタートの終了時から約200 μ s (typ)後に、PGOODは、フィードバック電圧がPGOOD_Lスレッショルド(REFIN - 200mV)を超え、かつPGOOD_Hスレッショルド(REFIN + 300mV)を下回る限り、ハイインピーダンスになります。フィードバック電圧が目標電圧(REFIN)より200mV下回る、目標電圧(REFIN)より300mV上回る、またはSMPSコントローラがシャットダウン状態のとき、PGOODはローになります。ロジックレベルのPGOOD出力電圧とするために、PGOODとV_{DD}の間に外部プルアップ抵抗を接続します。100k Ω のプルアップ抵抗器は、ほとんどのアプリケーションに適合します。図4にパワーグッドおよび障害保護の回路を示します。

PGOOD

フィードバック電圧が目標電圧(REFIN)を200mV下回ると、コントローラは、直ちにPGOODをローに強制し、200 μ sのワンショットタイマをトリガします。フィードバック電圧が200 μ sの全期間V_{PGOOD_L}スレッショルドを下回った場合、低電圧障害ラッチがセットされ、SMPSはシャットダウンシーケンスを開始します。内部の目標電圧が0.1V未満になると、MAX17024はDLをローにします。障害ラッチのクリアおよびコントローラ再起動のために、ENをトグルまたはV_{CC}電源をV_{CC} PORより小さい値にサイクルします。

熱障害保護(TSHDN)

MAX17024は、熱障害保護回路を内蔵しています。接合部温度が+160 $^{\circ}$ Cより上昇すると、温度センサは、障害ラッチを動作させてPGOODをローに強制し、コントローラをシャットダウンします。DLおよびDHは、共にローに強制されます。接合部温度が15 $^{\circ}$ Cだけ冷却した後にコントローラを再起動するために、ENをトグルまたはV_{CC}電源をV_{CC} POR未満にサイクルしてください。

MOSFETゲートドライバ

DHおよびDLドライバは、中程度の大きさのハイサイドおよびより大きなローサイドパワーMOSFETを動作させるように最適化されています。これは、ノートブックアプリケーションにおいて見られるV_{IN} - V_{OUT}間の大きい電位差が存在する低いデューティ比に合っています。ハイサイドゲートドライバ(DH)は、1.5Aをソースおよびシンクし、ローサイドゲートドライバ(DL)は、1.0Aをソースし、2.4Aをシンクします。これは、大電流アプリケーションにおいて強力なゲート駆動を保證します。DL同期整流ドライバは、じかに5Vのバイアス供給源(V_{DD})によって動作し、DHフローティングハイサイドMOSFETドライバは、BSTの内蔵のブーストスイッチチャージポンプによって動作します。

適応型のデッドタイム回路は、DLおよびDHのドライバを監視し、片方が完全にオフになるまで、他方のFETがオンになるのを防止します。適応型のドライバデッドタイムは、さまざまなMOSFETについてシュートスルーのない動作を可能にし、遅延を最小化し、効率を維持します。




図4. パワーグッドおよび障害保護

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

適応型のデッドタイム回路が適切に動作するように、DLおよびDHのドライバからMOSFETゲートまでは、低抵抗、低インダクタンスの経路とする必要があります。そうではない場合、MAX17024の検出回路は、電荷が実際に残っているにも関わらずMOSFETゲートが「オフ」であると解釈します。非常に短く、幅の広いトレース(MOSFETがドライバから1インチ離れている場合、50milから100milの幅)を使用してください。

DLをローに駆動する内蔵のプルダウントランジスタは、 0.9Ω (typ)のオン抵抗のため頑強です。これは、インダクタの接続点(LX)が急速にグランドから V_{IN} に切り替わる時に、ローサイドMOSFETのドレインからゲートへの容量結合のためにDL出力が上昇することを防止することに役立ちます。高入力電圧および長い誘導性のドライバのトレースがあるアプリケーションでは、LXの立上りエッジでシュートスルー電流を発生させるローサイドMOSFETのゲート電位の上昇を起こさないことを保証する必要があります。MOSFETのゲートドレイン間容量(C_{RSS})、ゲートソース間の容量($C_{ISS} - C_{RSS}$)、さらに基板の寄生容量によるLXとDL間の容量結合は、次の最小のスレッショルドを超過しない必要があります:

$$V_{GS(TH)} > V_{IN} \left(\frac{C_{RSS}}{C_{ISS}} \right)$$

通常、4700pFをローサイドMOSFETに近いDLと電源グランド(図5の C_{NL})間に追加すると結合を大幅に減少させます。過度なターンオフ遅延を防止するためにゲート容量全体で22nFを超えないようにしてください。

他方、シュートスルー電流は、高速のハイサイドMOSFETと低速のローサイドMOSFETの組み合わせによって引き起こされる可能性があります。ローサイドMOSFETのターンオフ遅延時間が長すぎる場合、ローサイドMOSFETが実際にオフする以前に、ハイサイドMOSFETがオンになることが可能です。BSTに直列に 5Ω 未満の抵抗を追加することによって、ターンオフ時間(図5の R_{BST})を低下させずにハイサイドMOSFETターンオン時間の速度を低下させ、シュートスルー電流を除去することができます。また、ハイサイドMOSFETの速度を低下させることは、LX接続点の上昇時間が遅くなり、したがって、スイッチングノイズによるEMIおよび高周波結合を減少させます。

Quick-PWMの設計手順

スイッチング周波数とインダクタの動作点(リップル電流比)を選択する前に、入力電圧範囲と最大負荷電流を確実に決定してください。設計の主要なトレードオフは、良好なスイッチング周波数およびインダクタの動作点を選択することであり、次の4つの要素が、設計の残りの部分を決定します。




図5. ゲート駆動回路

- **入力電圧範囲**：最大値($V_{IN(MAX)}$)は、ノートブックコンピュータのACアダプタ電圧に許される最悪の場合の入力供給電圧に対応する必要があります。最小値($V_{IN(MIN)}$)は、コネクタ、ヒューズ、およびバッテリー選択スイッチによる電圧降下後の最も低い入力電圧に対応する必要があります。自由に選択可能であれば入力電圧が低い方が良好な効率となります。
- **最大負荷電流**：2つの考慮する値があります。ピーク負荷電流($I_{LOAD(MAX)}$)は瞬間的な部品ストレスおよびフィルタ要件を決定し、それによって、コンデンサの選択、インダクタの飽和定格、および電流制限回路の設計が決まります。連続負荷電流(I_{LOAD})は、熱ストレスを決定し、それによって、入力コンデンサ、MOSFET、および他の重要な熱に関与する部品の選択が決まります。一般に、ほとんどのノートブックコンピュータの負荷は、 $I_{LOAD} = I_{LOAD(MAX)} \times 80\%$ になります。
- **スイッチング周波数**：この選択によってサイズと効率間の基本的なトレードオフが決定されます。最適な周波数は、主として、周波数と V_{IN}^2 に比例するMOSFETのスイッチング損失による最大の入力電圧の関数となります。また、より高い周波数をより実用的なものとするMOSFET技術の急速な改善によって最適周波数は、「動く標的」となります。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

- **インダクタの動作点**：この選択は、サイズ対効率と過渡応答対出力ノイズの間のトレードオフとなります。低インダクタ値はより良好な過渡応答とより小さな物理的サイズを提供しますが、リップル電流の増加のために、低効率およびより高出力ノイズとなります。実用的な最小のインダクタは、回路を、臨界の導通状態の境界(インダクタ電流が最大負荷時に各サイクルでゼロにちょうど接触する点)で動作させる値となります。これより小さいインダクタ値としても、サイズ縮小の利点がありません。最適な動作点は、通常リップル電流が20%~50%にあります。

インダクタの選択

スイッチング周波数と動作点(%リップル電流またはLIR)によって次式の通りインダクタ値が決まります。

$$L = \left(\frac{V_{IN} - V_{OUT}}{f_{SW} I_{LOAD(MAX)} LIR} \right) \left(\frac{V_{OUT}}{V_{IN}} \right)$$

割り当てられた寸法に納まる、最も小さいDC抵抗の低損失インダクタを選択してください。粉末鉄コアが安価で、200kHzでは良好な動作が可能です。多くの場合、フェライトコアが最良の選択となります。コアは、ピークインダクタ電流(I_{PEAK})で飽和しないように十分に大きくする必要があります。

$$I_{PEAK} = I_{LOAD(MAX)} + \frac{\Delta I_L}{2}$$

過渡応答

インダクタのリップル電流は、特に $V_{IN} - V_{OUT}$ の電圧差が小さい場合に、過渡応答性能に影響を与えます。低インダクタ値とすると、インダクタ電流が速く変化して、突然の負荷ステップ変化による出力フィルタコンデンサの電荷の移動を補います。また、出力サグの量は、最大のデューティファクタの関数で、オン時間と最小オフ時間から計算することができます。最悪の場合の出力サグ電圧は、次式によって決定することができます。

$$V_{SAG} = \frac{L(\Delta I_{LOAD(MAX)})^2 \left[\left(\frac{V_{OUT} T_{SW}}{V_{IN}} \right) + t_{OFF(MIN)} \right]}{2C_{OUT} V_{OUT} \left[\left(\frac{(V_{IN} - V_{OUT}) T_{SW}}{V_{IN}} \right) - t_{OFF(MIN)} \right]}$$

ここで、 $t_{OFF(MIN)}$ は、最小オフ時間です(「Electrical Characteristics (電気的特性)」の表を参照)。

負荷が除去されたときの蓄積されたインダクタエネルギーによるオーバシュートの量は次式のように計算することができます。

$$V_{SOAR} \approx \frac{(\Delta I_{LOAD(MAX)})^2 L}{2C_{OUT} V_{OUT}}$$

谷電流制限の設定

最小の電流制限スレッショルドは、電流制限が許容誤差による最小値にあるときに、最大負荷電流を供給するために十分に大きくする必要があります。インダクタ電流の谷は、 $I_{LOAD(MAX)}$ からインダクタリップル電流(ΔI_L)の半分を減算した点で発生します。したがって、次の式を満たす必要があります。

$$I_{LIMIT(LOW)} > I_{LOAD(MAX)} - \frac{\Delta I_L}{2}$$

ここで、 $I_{LIMIT(LOW)}$ は、ローサイドMOSFET検出抵抗 R_{CS} によって除算された最小の電流検出スレッショルド電圧(「Electrical Characteristics (電気的特性)」の表を参照)と等しくなります。

出力コンデンサ選択

出力フィルタコンデンサは、出力リップルおよび負荷過渡要件に適合する十分に小さい等価直列抵抗(ESR)を持っている必要があります。さらに、ESRは安定性要件に影響を与えます。高ESR値(ポリマ/タンタル)のコンデンサは、外付け補償部品の追加を必要としません。

コアおよびチップセット用のコンバータ、および出力が大きな負荷過渡の影響を受けるその他のアプリケーションにおいて、出力が負荷過渡状態によって大きく低下することを防止するために必要とする出力コンデンサの大きさは、一般に、どの程度のESRが必要であるかに依存します。容量値が有限であるために起こるサグを無視すると、次の要件となります。

$$(R_{ESR} + R_{PCB}) \leq \frac{V_{STEP}}{\Delta I_{LOAD(MAX)}}$$

低電圧アプリケーションにおいては、多くの場合、出力コンデンサのサイズは、出力リップル電圧の許容レベルを維持するために、どの程度のESRが必要であるかに依存します。ステップダウンコントローラの出力リップル電圧は、インダクタの全リップル電流と出力コンデンサのESRとの積に等しくなります。リップル要件を満足する最大のESRは次式の通りです。

$$R_{ESR} \leq \left[\frac{V_{IN} f_{SW} L}{(V_{IN} - V_{OUT}) V_{OUT}} \right] V_{RIPPLE}$$

ここで、 f_{SW} はスイッチング周波数です。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

ほとんどのコンデンサの種類(ポリマ、タンタル、アルミニウム電解)において、必要とする実際の容量値は、低ESRおよび選択したコンデンサの種類の特性を得るために必要とする物理的なサイズに関係しています。セラミックコンデンサは、低ESRを提供しますが、容量値および電圧定格(ディレーティングした後の)は、 V_{SAG} と V_{SOAR} が負荷過渡期間に発生する問題となることを防止するために必要な能力によって決定されます。通常、オーバシュート要件を満足する十分な容量が追加されると、負荷の立上りエッジにおけるアンダーシュートは問題となりません(「過渡応答」の項中の V_{SAG} および V_{SOAR} の式を参照)。このようにして、出力コンデンサの選択には、コンデンサの種類による制限(静電容量対ESR対電圧定格)とコストを慎重にバランスをとることが必要となります。図6を参照してください。

出力コンデンサの安定性の考慮

Quick-PWMコントローラの場合、安定性は、通常、出力のESRによって支配されるスイッチング周波数と関係する同相のフィードバックリップルによって決定されます。不安定性の境界条件は、次式によって与えられます。

$$\frac{f_{SW}}{\pi} \geq \frac{1}{2\pi R_{EFF} C_{OUT}}$$

$$R_{EFF} = R_{ESR} + R_{PCB} + R_{COMP}$$

ここで、 C_{OUT} は全出力容量、 R_{ESR} は出力コンデンサの全等価直列抵抗、 R_{PCB} は出力コンデンサとフィードバック検出ポイント間のPCBの寄生抵抗、 R_{COMP} は、DCまたはAC結合された電流検出補償の実効抵抗です(図8を参照)。

標準の300kHzのアプリケーションの場合、効果的なゼロ周波数は95kHzより十分に低く、可能なら50kHzを下回る必要があります。これらの周波数要件について、一般的に使用されている標準のタンタルおよびポリマコンデンサは、全く電流検出補償を追加することなく安定性要件の達成が可能で、標準的に50kHzを下回るESRゼロ周波数を持っています。標準アプリケーション回路(図1)において、15mV_{p-p}のリップルに対応するために必要なESRは、 $15mV / (10A \times 0.3) = 5m\Omega$ です。330 μ F、9m Ω を2個並列にしたポリマコンデンサは、4.5m Ω (max)のESRおよび $1 / (2\pi \times 330\mu F \times 9m\Omega) = 53kHz$ のESRゼロ周波数になります。図7を参照してください。




図6. 出力にポリマまたはタンタルを使用する標準アプリケーション




図7. 安定性およびノイズイミュニティのためのリモートセンス補償

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

セラミックコンデンサは、高ESRゼロ周波数を備えています。十分な電流検出補償を行うアプリケーションにおいては、セラミックコンデンサの小型、低ESR、および高信頼性をなお利用することができます。インダクタのDCRを利用すると、セラミック出力コンデンサを使用しているアプリケーションは、DC補償またはAC補償方式のいずれかを使用して補償することができます(図8)。

DC結合は、少ない数の外付け補償コンデンサしか必要としませんが、これはまた、インダクタのDCR(寄生抵抗)に依存する出力負荷経路を生成します。代わりに、電流検出情報はAC結合とすることによって、安定性をインダクタンス値および補償用部品だけに依存させ、DC負荷経路が排除されます。




図8. セラミック出力コンデンサの場合のフィードバック補償

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

セラミックの出力コンデンサのみを使用する場合、出力オーバershoot (V_{SOAR})によって、通常、最小に必要な出力容量が決定されます。負荷ステップ回復期間にインダクタからコンデンサに移行するエネルギーを最小化するように、小さなインダクタンス値と高いスイッチング周波数で設計されていない限り、比較的小さい容量値の場合は最大負荷から無負荷条件に変化する際の過大な出力オーバershootを許容しなければなりません。

不安定な動作は、関連するが、明確に異なる2つの状態として出現します。2重パルスとフィードバックループの不安定です。出力中のノイズのため、またはESRが非常に小さいことによって、出力電圧信号中に十分な電圧の傾斜がないため、2重パルスが発生します。このことで、最小オフ時間の期間が終了した後、エラーコンパレータが直ちに新規のサイクルをトリガし「誤動作」します。2重パルスは有害というよりは厄介で、出力リップルの増加以外の悪影響は発生しません。しかし、これは不十分なESRによってループが不安定である可能性が存在することを示すと言えます。不安定なループは、電源または負荷ステップによって出力に発振を引き起こす可能性があります。このような変動は、通常制動されますが、許容限界を超えて出力電圧を上昇または下降させる可能性があります。

安定性をチェックするための最も容易な方法は、非常に高速なゼロから最大までの負荷過渡を印加し、オーバershootおよびリングングについて出力電圧リップルのエンベロープを慎重に観測することです。AC電流プローブによって同時にインダクタ電流を監視することが役立ちます。最初のステップ応答のアンダ/オーバershoot後の、複数のリングングサイクルは許容されません。

入力コンデンサの選択

入力コンデンサは、スイッチング電流によって課せられたリップル電流の要件 (I_{RMS}) を満たす必要があります。 I_{RMS} 要件は次の式によって決定することができます。

$$I_{RMS} = \left(\frac{I_{LOAD}}{V_{IN}} \right) \sqrt{V_{OUT}(V_{IN} - V_{OUT})}$$

最悪の場合のRMS電流の要件は、 $V_{IN} = 2V_{OUT}$ で動作する時に発生します。この場合は、上式は、 $I_{RMS} = 0.5 \times I_{LOAD}$ の簡単な結果になります。

ほとんどのアプリケーションについて、非タンタルコンデンサ(セラミック、アルミニウム、またはOS-CON)が入力と直列接続される機械的スイッチやコネクタを持つシステムで普通に起こる突入サージ電流に対する耐性を持つことから選択されます。Quick-PWMコントローラが、2段構成の電力変換システムの2番目の段として動作する場合、タンタルの入力コンデンサを使用することができます。いずれの構成においても、最適な回路寿命のために、RMS入力電流によって+10°Cを下回る温度上昇を示す入力コンデンサを選択してください。

パワー-MOSFETの選択

以下のMOSFETガイドラインのほとんどは、高電圧 (> 20V) のACアダプタを使用して大負荷電流性能を得る場合について焦点を当てています。低電流のアプリケーションでは、通常それほど配慮を必要としません。

ハイサイドMOSFET (N_H) は、 $V_{IN(MIN)}$ と $V_{IN(MAX)}$ の両方について抵抗性分の損失とスイッチング損失の和を消費することが必要です。これら両方の合計を計算してください。理想的には、中間はより小さい損失で、 $V_{IN(MIN)}$ における損失は $V_{IN(MAX)}$ における損失とほぼ等しくあるべきです。 $V_{IN(MIN)}$ における損失が $V_{IN(MAX)}$ における損失よりかなり大きい場合、 N_H のサイズを大きくすることを考慮してください ($R_{DS(ON)}$ は小さくなるが C_{GATE} は大きくなる)。逆に、 $V_{IN(MAX)}$ における損失が $V_{IN(MIN)}$ における損失よりかなり大きい場合、 N_H のサイズを小さくすることを考慮してください (C_{GATE} を小さくするために $R_{DS(ON)}$ が増加)。 V_{IN} が広範囲に変化しない場合、最大効率、抵抗成分の損失がスイッチング損失と等しい場合に発生します。

可能な限り最小のオン抵抗 ($R_{DS(ON)}$) を持ち、適度な大きさのパッケージ(すなわち、1個または2個入りの8ピンSOP、DPAK、またはD²PAK)で、手頃な価格のローサイドMOSFETを選択してください。ハイサイドMOSFETがオンするときに生じる寄生ゲートドレイン容量に注入されるゲート電荷および電流を処理するためにDLゲートドライバが十分な電流を供給することが可能なことを確認してください。そうでなければクロスコンダクションの問題が発生する可能性があります([MOSFETゲートドライバ]の項を参照)。

MOSFETの電力消費

ワーストケースの導通損失はデューティ比の極値で発生します。ハイサイドMOSFET (N_H) では抵抗成分によるワーストケースの消費電力は最小の入力電圧で発生します。

$$PD(N_H \text{ Resistive}) = \left(\frac{V_{OUT}}{V_{IN}} \right) (I_{LOAD})^2 R_{DS(ON)}$$

一般に、高入力電圧におけるスイッチング損失を減らすために小型のハイサイドMOSFETが要求されます。しかし、多くの場合、パッケージの電力消費を満足するために必要とされる $R_{DS(ON)}$ が、MOSFETの小型化を制限します。明確に言うと、スイッチング損失が導通損失 ($R_{DS(ON)}$) と等しい場合が、最適です。入力がおよそ15Vを超えるまで、スイッチング損失は、通常問題にはなりません。

ターンオンおよびターンオフ時間に影響する定量化が困難な因子を考慮しなければならないため、スイッチング損失によるハイサイドMOSFET (N_H) の消費電力を計算することは困難です。これらの因子は、内部のゲート抵抗、ゲート電荷、スレッショルド電圧、ソースインダクタンス、およびPCBレイアウト特性を含んでいます。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

以下のスイッチング損失の計算は、極めて粗い概算のみを提供し、おそらく N_H に取り付けた熱電対を使用している検証を含めて、ブレッドボードによる評価の代用にはなりません。

$$PD(N_H \text{ Switching}) = V_{IN(MAX)} I_{LOAD} f_{SW} \left(\frac{Q_{G(SW)}}{I_{GATE}} \right) + \frac{C_{OSS} V_{IN(MAX)}^2 f_{SW}}{2}$$

ここで、 C_{OSS} は N_H MOSFETの出力容量、 $Q_{G(SW)}$ は、 N_H MOSFETをオンするために必要な電荷であり、 I_{GATE} はゲートドライブソース/シンクのピーク電流(2.4A typ)です。

最大のACアダプタ電圧が供給された場合、 $C \times V_{IN}^2 \times f_{SW}$ のスイッチング損失式中の2乗項によって、ハイサイドMOSFETのスイッチング損失が気がつかないうちに進行する熱問題になる可能性があります。低いバッテリー電圧で十分な $R_{DS(ON)}$ を選択したハイサイドMOSFETが、 $V_{IN(MAX)}$ によってバイアスされているときに異常に熱くなる場合、より小さい寄生容量を持った別のMOSFETの選択を考慮してください。

ローサイドMOSFET (N_L)について、ワーストケースの消費電力は常に最大の入力電圧で発生します。

$$PD(N_L \text{ Resistive}) = \left[1 - \left(\frac{V_{OUT}}{V_{IN(MAX)}} \right) \right] (I_{LOAD})^2 R_{DS(ON)}$$

MOSFETの消費電力のワーストケースは、電流制限を十分に超過して、障害ラッチをトリップさせるほどではない $I_{LOAD(MAX)}$ より大きい重い過負荷条件で発生します。これが起こらないように保護するためには、次に示す負荷に耐えるように回路を「過剰設計」することです。

$$I_{LOAD} = I_{VALLEY(MAX)} + \frac{\Delta I_L}{2} \\ = I_{VALLEY(MAX)} + \left(\frac{I_{LOAD(MAX)} L I R}{2} \right)$$

ここで、 $I_{VALLEY(MAX)}$ は、スレッショルドの誤差とオン抵抗の変動を含む、電流制限回路で起こりえる最大の谷電流です。MOSFETは、過負荷電力消費を処理するために適切な大きさのヒートシンクを持つ必要があります。

ローサイドMOSFETのボディダイオードがデッドタイム期間にオンになることを防止するために、十分に低い順方向電圧のショットキーダイオード(D_L)を選択してください。デッドタイムの期間、負荷電流を処理することができるダイオードを選択してください。このダイオードはオプションで、効率が重要でなければ、省略することができます。

ブーストコンデンサ

ブーストコンデンサ(C_{BST})は、ハイサイドMOSFETのゲートの充電要件を処理するために十分に大きなものを選択する必要があります。一般的に、中型のMOSFETを動作させる低出力のアプリケーションでは、 $0.1\mu F$ のセラミックコンデンサで正常に動作します。しかし、大型のハイサイドMOSFETを駆動する高電流アプリケーションは、 $0.1\mu F$ より大きいブーストコンデンサを必要とします。これらのアプリケーションでは、ハイサイドMOSFETのゲートを充電する期間、 $200mV$ を超えてコンデンサが放電しないようなブーストコンデンサを選択してください。

$$C_{BST} = \frac{N \times Q_{GATE}}{200mV}$$

ここで、 N は、1個のレギュレータに使用されるハイサイドMOSFETの数、そして Q_{GATE} は、MOSFETのデータシートに規定されているゲート電荷です。例えば、2個のIRF7811W nチャンネルMOSFETがハイサイドに使用されると仮定します。メーカーのデータシートによると、1個のIRF7811Wは、 $24nC$ ($V_{GS} = 5V$)の最大のゲートチャージを持っています。上記の式を使用すると、必要とされるブースト容量は、次のようになります。

$$C_{BST} = \frac{2 \times 24nC}{200mV} = 0.24\mu F$$

最も近い標準値を選択すると、この例では、 $0.22\mu F$ のセラミックコンデンサが必要となります。

最小の入力電圧要件およびドロップアウト性能

連続導通動作のための出力調整電圧範囲は、調整不可能な最小のオフ時間ワンショットによって限定されます。最良のドロップアウト性能を得るために、より遅い($200kHz$)オン時間の設定を使用してください。低入力電圧で動作する場合、デューティ係数の限界は、オンおよびオフ時間についての最悪値を使用して計算する必要があります。製造時の許容誤差と内部の伝播遅延によってオン時間に誤差が生じます。この誤差は周波数が高くなるとより大きくなります。また、ドロップアウトのごく近辺で動作するバックレギュレータの過渡応答性能は悪化し、多くの場合、大量の出力コンデンサを追加する必要が生じることに留意してください(「過渡応答」の項目中の V_{SAG} の式を参照)。

ドロップアウトの限界点は、インダクタ電流がオン時間(ΔI_{UP})の間に増加するのと同じだけ、最小のオフ時間(ΔI_{DOWN})の間に減少するときです。比率 $h = \Delta I_{UP} / \Delta I_{DOWN}$ は、増加した負荷に対応してインダクタ電流をより大きく増加させる能力の指標であり、常に1より大きくする必要があります。 h が1(限界の最小ドロップアウト点)に近づくとつれて、インダクタ電流は各スイッチングサイクル期間に十分に増加することができなくなり、出力容量を追加しない限り、 V_{SAG} は大きく増加します。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

hの妥当な最小値は1.5ですが、これを上下に調整することで、 V_{SAG} 、出力容量、および最小の動作電圧の間でのトレードオフが可能となります。与えられたhの値について、最小の動作電圧は、次式で計算することができます。

$$V_{IN(MIN)} = \left(\frac{V_{FB} - V_{DROOP} + V_{CHG}}{1 - (h \times t_{OFF(MIN)} f_{SW})} \right)$$

ここで、 V_{FB} は電圧ポジショニングドロップ、 V_{CHG} は、充電経路の寄生的な電圧降下であり、 $t_{OFF(MIN)}$ は、「Electrical Characteristics (電気的特性)」の表によるものです。絶対最小値入力電圧は $h = 1$ で計算します。

計算した $V_{IN(MIN)}$ が必要とされる最小の入力電圧より大きい場合、動作周波数を低下させるか、または許容することができる V_{SAG} を得るために、出力容量を追加してください。ドロップアウトの近辺での動作が予期される場合、適正な過渡応答が得られるように、 V_{SAG} を計算してください。

ドロップアウト設計の例:

$$V_{FB} = 1.5V$$

$$f_{SW} = 300kHz$$

$$t_{OFF(MIN)} = 350ns$$

ドロップ/負荷ラインなし($V_{DROOP} = 0$)

$$V_{DROPCHG} = 150mV \text{ (10A負荷)}$$

$h = 1.5$ として次の計算になります。

$$V_{IN(MIN)} = \left[\frac{1.5V - 0V + 150mV}{1 - (1.5 \times 350ns \times 300kHz)} \right] = 1.96V$$

$h = 1$ として再計算するとドロップアウトの絶対限界が得られます。

$$V_{IN(MIN)} = \left[\frac{1.5V - 0V + 150mV}{1 - (1.0 \times 350ns \times 300kHz)} \right] = 1.84V$$

したがって、非常に大きな出力容量を持つ場合でも、 V_{IN} は1.84Vより大きくする必要があり、ほどよい大きさの出力容量を持つ実用的な入力電圧は2.0Vとなります。

アプリケーション情報

PCBレイアウトガイドライン

低スイッチング損失およびクリーンで安定な動作を達成するために、慎重なPCBレイアウトは重要です。スイッチング電力段は特別な配慮を必要とします。可能ならば、互いのグランド端子を同一平面に置くよう、ボードの上面にすべての電力用部品を設置してください。良好なPCBレイアウトのために以下のガイドラインに従ってください:

- 大電流経路、特にグランド端子を短くしてください。これは安定でジッタのない動作に必須です。
- すべてのアナロググランドはQuick-PWMコントローラのGNDピンを接続する独立した切れ目のない銅プレーンと接続してください。これには V_{CC} バイパスコンデンサ、REFバイパスコンデンサ、REFIN部品、およびフィードバック補償/分圧器が含まれます。
- パワートレースと負荷の接続を短くしてください。これは高効率のために必須です。厚い銅のPCB (1オンスより2オンス)を使用すると、最大負荷時の効率を1%以上高めることができます。PCBトレースはmmの単位で取り組まなければならない困難な作業であり、ほんの1mΩの余分なトレース抵抗さえ測定可能な効率の低下になります。
- トレース抵抗とインダクタンスを最小化するために、大電流のゲートドライバのトレース(DL、DH、LX、およびBST)を短く、広くしてください。これは、シュートスルー電流を回避するために低インピーダンスのゲートドライバを必要とする大電力のMOSFETにとって極めて重要なことです。
- トレース長のトレードオフが必要な場合、インダクタの充電経路が放電経路より長くなる方が許容されます。例えば、入力コンデンサとハイサイドMOSFET間の距離がある程度余分になる方が、インダクタとローサイドMOSFET間、またはインダクタと出力フィルタコンデンサ間の距離を長くするより良い結果となります。
- 高速のスイッチングノードを敏感なアナログエリア(REF、REFIN、FB)から離して配線してください。

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

レイアウト手順

- 1) 始めにグランド端子を隣接させて電力用部品を配置します(ローサイドMOSFETのソース、 C_{IN} 、 C_{OUT} およびD1のアノード)。可能ならば、最上位層の広く、銅で充たされた領域で、これらすべてを接続します。
- 2) ローサイドMOSFETと隣接させてコントローラICを設置します。DLのゲートのトレースは、短く、広くする必要があります(MOSFETがコントローラICから1インチにある場合、50mil~100milの幅)。
- 3) コントローラICの近くにゲート駆動部品(BSTコンデンサ、 V_{DD} バイパスコンデンサ)を集合させて配置します。
- 4) 図1に示すようなDC-DCコントローラのグランド接続とします。この図は、すべての大電力用部品用の入/出力グランド、PGND端子と V_{DD} バイパスコンデンサ用の電源グランドプレーン、高感度なアナログ部品、コントローラのGND端子、および V_{CC} バイパスコンデンサ用のコントローラのアナロググランドの4つの個別のグランドプレーンを持っているものと

みなすことができます。コントローラのGNDプレーンはIC直下の1点でのみPGNDプレーンに接続する必要があります。グランドプレーンは、PGNDからローサイドMOSFETのソースへ、短い金属のトレースによって大電力の出力グランドと接続してください(スターグランドの midpoint)。また、この接続点は出力コンデンサのグランド端子に非常に近い必要があります。

- 5) 出力フィルタコンデンサの正および負端子と出力電力プレーン(V_{CORE} およびシステムのグランドプレーン)を複数のビアでじかに接続します。可能な限り負荷に近接させてDC-DCコンバータ回路全体を配置します。

チップ情報

TRANSISTOR COUNT: 7169


PROCESS: BiCMOS

ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



ダイナミックREFIN付き、 シングルQuick-PWMステップダウンコントローラ

MAX17024


パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)

COMMON DIMENSIONS			PACKAGE VARIATIONS							
SYMBOL	MIN.	MAX.	PKG. CODE	N	D2	E2	e	JEDEC SPEC	b	[(N/2)-1] x e
A	0.70	0.80	T633-2	6	1.50±0.10	2.30±0.10	0.95 BSC	MO229 / WEEA	0.40±0.05	1.90 REF
D	2.90	3.10	T833-2	8	1.50±0.10	2.30±0.10	0.65 BSC	MO229 / WEEC	0.30±0.05	1.95 REF
E	2.90	3.10	T833-3	8	1.50±0.10	2.30±0.10	0.65 BSC	MO229 / WEEC	0.30±0.05	1.95 REF
A1	0.00	0.05	T1033-1	10	1.50±0.10	2.30±0.10	0.50 BSC	MO229 / WEED-3	0.25±0.05	2.00 REF
L	0.20	0.40	T1033-2	10	1.50±0.10	2.30±0.10	0.50 BSC	MO229 / WEED-3	0.25±0.05	2.00 REF
k	0.25 MIN.		T1433-1	14	1.70±0.10	2.30±0.10	0.40 BSC	----	0.20±0.05	2.40 REF
A2	0.20 REF.		T1433-2	14	1.70±0.10	2.30±0.10	0.40 BSC	----	0.20±0.05	2.40 REF

NOTES:

1. ALL DIMENSIONS ARE IN mm. ANGLES IN DEGREES.
2. COPLANARITY SHALL NOT EXCEED 0.08 mm.
3. WARPAGE SHALL NOT EXCEED 0.10 mm.
4. PACKAGE LENGTH/PACKAGE WIDTH ARE CONSIDERED AS SPECIAL CHARACTERISTIC(S).
5. DRAWING CONFORMS TO JEDEC MO229, EXCEPT DIMENSIONS "D2" AND "E2", AND T1433-1 & T1433-2.
6. "N" IS THE TOTAL NUMBER OF LEADS.
7. NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.
8. MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.

			
TITLE: PACKAGE OUTLINE, 6,8,10 & 14L, TDFN, EXPOSED PAD, 3x3x0.80 mm			
APPROVAL	DOCUMENT CONTROL NO.	REV.	2/2
	21-0137	I	

-DRAWING NOT TO SCALE-

Note: MAX17024ETD+ Package Code = T1433-1

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
 TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 _____ 25